基于μC／OS-II的多窗口顯示屏控制器設計

摘要：多窗口顯示屏控制采用μC/OS-II實(shí)時(shí)操作系統的多任務(wù)管理運行模式，各窗口視頻數據由線(xiàn)程管理，Nios II 32位處理器作為顯示屏控制器硬件系統的核心，軟件系統控制多窗口任意顯示。在1片FPGA上實(shí)現顯示屏控制器的硬件系統，利用SOPC Builder軟件定制系統所需的IP核，外擴存儲設備實(shí)現視頻數據的海量存儲，解決了FPGA內部資源相對不足的問(wèn)題。通過(guò)重構視頻數據，合理組織數據的存儲方式，解決視頻數據的灰度控制問(wèn)題，減少數據處理過(guò)程，降低了控制系統的復雜度。

引言

LED大屏幕顯示屏是當今室外平面顯示的主流，其控制系統的技術(shù)發(fā)展也日趨成熟，控制系統按數據傳輸方式分為兩類(lèi)：同步顯示和異步顯示。同步顯示控制系統即LED顯示屏和視頻數據源實(shí)時(shí)保持一致，視頻信號實(shí)時(shí)變化。異步顯示控制系統通過(guò)USB、通用串行接口、以太網(wǎng)等數據通信方式，更新大屏幕控制系統的視頻數據存儲區。數據更新由上位機控制，LED顯示屏的視頻信息變化由視頻數據存儲區的數據決定。在異步顯示系統中，可實(shí)現將顯示屏分為若干區域，不同的區域對應不同的存儲區，數據更新時(shí)可以只更新其中的一個(gè)或幾個(gè)窗口。本設計采用嵌入式操作系統μC/OS-II的多線(xiàn)程控制方式，分別控制各個(gè)窗口的數據區域，實(shí)現單屏幕多窗口的任意位置顯示，使得顯示方式更加靈活方便。

1 系統總體設計

采用SOPC技術(shù)在FPGA上構建Nios II軟核作為L(cháng)ED顯示控制系統的處理器，實(shí)現32位的嵌入式系統操作。通過(guò)基于μC/OS-II的嵌入式操作系統的軟件設計，完成對DVI視頻顯示數據的接收和預處理。掃描電路接收視頻數據后進(jìn)行存儲，同時(shí)將數據進(jìn)行再組織并送往掃描屏。

1.1 系統硬件結構

多窗口顯示屏控制系統的結構框圖如圖1所示。

計算機顯卡數據通過(guò)DVI接口將數據傳送給顯示屏控制系統的解碼電路部分，DVI解碼芯片將獲得的視頻數據解碼，得到RGB視頻數據和控制信號?？刂菩盘栔邪袙呙栊盘柡蛨?chǎng)掃描信號，顯示屏控制系統根據場(chǎng)掃描信號判斷采集1幀視頻數據是否結束，并將視頻數據寫(xiě)入發(fā)送系統的數據存儲器RAM進(jìn)行緩存。FPGA從RAM存儲器中讀取數據，將該數據按照灰度級分為8個(gè)區域模塊進(jìn)行重新組織、轉換，然后通過(guò)移位串行時(shí)鐘送入LED顯示屏進(jìn)行顯示。本系統的數據處理模塊、數據存儲模塊、掃描控制模塊3部分均在FPGA上實(shí)現。

1.2 軟件總體設計

全彩色LED大屏幕數據量大，本設計將顯示屏從邏輯上劃分為多個(gè)窗口，軟件部分基于μC/OS-II嵌入式操作系統編程實(shí)現。μC/OS-II操作系統的任務(wù)調度算法比較先進(jìn)，在顯示系統中，可以將每個(gè)窗口的顯示操作都交給某個(gè)任務(wù)來(lái)執行，這樣可以從很大程度上提高整個(gè)系統的運行速度和軟件的可靠性。

軟件基于Nios II IDE開(kāi)發(fā)完成，應用程序基于μC/OS-II實(shí)時(shí)操作系統實(shí)現。軟件主要由2個(gè)任務(wù)和1個(gè)定時(shí)器中斷服務(wù)程序組成，任務(wù)間采用信號量的方式進(jìn)行通信。計算機系統的顯卡數據經(jīng)DVI解碼模塊解碼后得到RGB視頻數據。任務(wù)1接收RGB視頻信息，并對視頻信息進(jìn)行濾波、數據的位組合、數據存儲區的重新組合等處理操作。任務(wù)2從內存中讀取數據，并進(jìn)行分析處理，把分析處理完的數據送往掃描控制模塊。利用μC/OS-II的實(shí)時(shí)性和多任務(wù)的特點(diǎn)，采用嵌入式文件系統進(jìn)行數據管理。

2 控制器的硬件部分設計方案

2.1 視頻數據解碼模塊分析

采取從顯卡的DVI接口獲取數據，經(jīng)過(guò)視頻控制系統進(jìn)行適當的數據變換，再發(fā)送到LED顯示屏上顯示。此模塊用來(lái)獲取視頻源數據，完成對顯卡DVI接口傳輸的TMDS編碼數據的接收。通過(guò)TMDS解碼，實(shí)現對RGB視頻數據和像素時(shí)鐘CLOCK、像素有效信號DE、行同步信號HSYN、場(chǎng)同步信號VSYN、同步檢測信號SCDT等視頻顯示控制信號的恢復。

計算機顯卡輸出的DVI差分信號不能直接作為L(cháng)ED的掃描數據信號，需要經(jīng)過(guò)解碼，將該信號恢復為數字視頻數據RED[70]、GREEN[70]、BLUE[70]等像素信息，還需要恢復控制信號，如行同步信號HSYNC、場(chǎng)同步信號VSYNC、數據使能信號DE和時(shí)鐘CLK等控制信息。需要一個(gè)解碼電路對DVI差分信號進(jìn)行解碼，本設計采用TFP401A DVI解碼芯片實(shí)現該功能，解碼后的數據信息用于提供給LED屏控制器使用。

2.2 數據的存儲組織模塊分析

數據寫(xiě)入SRAM存儲器中的組織方式有兩種：位平面法和組合像素法。位平面法是指像素的每一位分別存放在不同的存儲設備中；組合像素法是指畫(huà)面上每個(gè)像素的所有位均集中存放在單個(gè)存儲設備中。LED屏像素數據每一位的權值是不同的，高位的權值高，也就意味著(zhù)高位為1時(shí)LED的點(diǎn)亮時(shí)間要長(cháng)。根據兩種存儲結構的特點(diǎn)，對于LED屏，采用位平面結構有利于提高LED屏的顯示效果，從而更容易實(shí)現D/T（data to time）轉換。位平面法的數據需要重新組織，利用位平面結構有利于提高LED屏的顯示效果。數據重構示意圖如圖2所示。

數據重構后，通過(guò)QuartusⅡ軟件編譯，得出如圖3所示仿真波形。其中，當col為1時(shí)，表示已寫(xiě)完上面8個(gè)地址的數據，此時(shí)讀地址計數器開(kāi)始計數。datain為串行輸入數據，dout為串行輸出數據。

圖3 數據重構模塊的仿真波形