基于高速USB接口模塊的數據采集系統
加入技術(shù)交流群
圖3 CY7C68013A原理圖
CY7C68013A原理圖設計如圖3所示。其中包括9根地址線(xiàn)（GPIF_ADR0~8），16根數據線(xiàn)（PPB0~7、PPD0~7），以及相應的控制線(xiàn)。
FPGA與CY7C68013A連接軟件界面如圖4所示。配合CY7C68013A設計編寫(xiě)的相應讀寫(xiě)控制時(shí)序，能夠與PC端進(jìn)行通信，同時(shí)根據獲得的控制命令來(lái)對ADC進(jìn)行操作，并將獲得的數據從FIFO中讀取出來(lái)，傳遞到PC端。
圖4 FPGA與CY7C68013A連接軟件界面
2 控制軟件設計
數據采集系統的流程略--編者注。系統所有的初始化配置都是寫(xiě)在一個(gè)TXT文件中，程序開(kāi)始運行時(shí)會(huì )根據設置好的路徑讀取該文件，并初始化所有配置信息。該軟件采用了讀取PC環(huán)境變量的方法來(lái)增強軟件系統的可移植性。需要將該軟件系統從一臺PC轉移到另外一臺PC時(shí)，只需更改一下環(huán)境變量的定義。FPGA通過(guò)CY7C68013A從PC端接收數據和控制命令，將其轉化為存儲器讀寫(xiě)、A/D轉換、前端電子學(xué)控制等命令，并最終將測量數據傳遞給PC。
3 測試結果
測試結果如圖5所示，利用直流電源作為測試源對數據采集系統進(jìn)行性能測試。分別測試OUT+和OUT-為0~1.2 V和-1.2~0 V的變化，然后從PC端得到ADC的轉換結果。圖中橫坐標是|OUT+|與|OUT-|的和，縱坐標是與模擬電壓相對應的ADC數值。通過(guò)對圖中數據的擬合，得到模擬信號和數字信號的線(xiàn)性關(guān)系y=357.144+2.223x。這就意味著(zhù)每m V電壓對應2.2的數字輸出，也可以表示為每1個(gè)數字值對應0.45 mV的模擬電壓。直線(xiàn)在Y軸上的截距被稱(chēng)為基值，一般為300~400個(gè)ADC計數。
圖5 數據采集系統的線(xiàn)性測試
4 結語(yǔ)
基于QuickUSB的數據采集系統可以實(shí)現數據的快速采集與存儲，并且在體積、功耗方面都有明顯的優(yōu)勢。系統目前已經(jīng)應用到很多實(shí)驗當中[6]（如PEBS實(shí)驗），都取得了很好的測試效果。
評論