IA-64微處理器與HP高性能服務(wù)器體系結構
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對面交流
海量資料庫查詢(xún)
為進(jìn)一步提高處理器的總體性能，要求處理器不僅要能更快地執行指令，而且還要在每個(gè)周期中執行更多的指令，以處理更多的信息，即通常所說(shuō)的“并行執行”。而傳統IA-32微處理器架構存在一些基本的性能限制。因此，美國HP和Intel公司幾年前開(kāi)始合作開(kāi)發(fā)IA-64架構的處理器。通過(guò)把RISC和超長(cháng)指令字VLIW技術(shù)結合起來(lái)，在微處理器級上改進(jìn)性能，以增加指令級上的并行性，這就是采用全新結構的IA-64微處理器Itanium——“安騰”。
在該構架中定義了一種新的被稱(chēng)作“顯式并行指令計算”的全新系統架構技術(shù)。每個(gè)指令周期可執行20條指令，大致是RISC指令集的4倍，是CISC(復雜指令結構)指令集的5倍。此技術(shù)能在原有的條件下獲得最大限度的并行能力(即并行工作的潛力)，并以明顯的方式傳達給硬件。同時(shí)，在EPIC技術(shù)的基礎上定義了一種新的64位指令架構(ISA)。新的64位ISA采用全新的方式，把顯式并行性能與推理和判斷技術(shù)結合起來(lái)，打破了傳統架構的順序執行限制和局限性(如錯誤預測分支、存儲等待等)，使并行能力達到了新的水平，圖1、圖2是EPIC的硬件微型體系結構圖。
從上圖可看出，IA-64很像其他的64位RISC CPU：指令的長(cháng)度是固定的，由一個(gè)指令、兩個(gè)輸入和一個(gè)輸出寄存器組成；指令只對寄存器操作；超標量，具有多個(gè)不同的流水線(xiàn)或執行單元，能夠并行執行許多指令。具體來(lái)說(shuō)，IA-64主要特性表現在以下幾個(gè)方面：
1．IA-64結構把三種指令捆綁成128位長(cháng)的單一指令，處理速度更快
IA-64屬于VLIW(超長(cháng)指令集)架構，VLIW的架構簡(jiǎn)單，他將超標量芯片的協(xié)調并行工作所必需的一部分控制電路交由編譯器處理，從而簡(jiǎn)化了CPU的結構。
2．位模板控制并行指令的執行
每個(gè)128位IA-64捆綁指令包含一個(gè)由幾位組成的模板，它通過(guò)編譯程序明確告訴CPU可以并行執行的指令。因此，CPU就不必倉促分析運行時(shí)的指令流來(lái)找出隱含的并行性，并把這種信息裝入機器代碼。每一種指令包括三個(gè)通用寄存器(GPR)字段，并且這種字段是整數和浮點(diǎn)(FP)運算指令特有的。這就是說(shuō)，IA-64處理器將具有128個(gè)整數指令寄存器和128個(gè)浮點(diǎn)指令寄存器。所有的寄存器都是可編程的隨機存取寄存器;而x86只有8個(gè)整數指令寄存器和8個(gè)浮點(diǎn)指令棧。IA-64處理器由于不存在寄存器不足的問(wèn)題，指令位更寬，寄存器等候時(shí)間更少。
3．預測指令消除錯誤預測
IA-64編譯程序將利用預測技術(shù)來(lái)消除錯誤預測分支指令引起的不良后果，并要求跳過(guò)超出分支指令的代碼塊。當CPU在運行時(shí)遇到一個(gè)預測的分支指令，它將沿著(zhù)分支指令的所有目的地開(kāi)始執行該代碼，從而盡可能多地利用并行性。當CPU發(fā)現實(shí)際分支指令執行結果時(shí)，保存有效結果而放棄無(wú)效結果。
4．推測性裝入指令
IA-64編譯程序掃描源代碼，從寄存器中發(fā)現即將到來(lái)的指令裝入，并加上推測裝入指令和推測檢校指令。在運行時(shí)，第一個(gè)指令在編譯程序要求數據之前，推測裝入指令確定從寄存器裝入數據。在讓編譯程序使用數據之前，推測檢校指令檢查裝入。推測裝入有助于消除存儲器存取時(shí)間長(cháng)的問(wèn)題，并幫助提高并行性。
IA-64系統使用基于Infiniband技術(shù)的總線(xiàn)結構，它以交換式系統總線(xiàn)代替目前的共享式總線(xiàn)為核心，將NGIO和FutureIO兩種技術(shù)合二為一，使系統總線(xiàn)、內存總線(xiàn)帶寬和I/O總線(xiàn)帶寬都將大大提高。IA-64系統帶寬在2Gb/s以上，而目前的IA-32架構的典型系統帶寬是1.06Gb/s，PCI帶寬一般是0.4Gb/s。
另外，IA-64還包括一系列的內置特征，以延長(cháng)計算機的正常運轉時(shí)間，減少宕機時(shí)間。機器檢測體系在內存和數據路徑中提供了錯誤恢復和糾錯能力，能讓IA-64平臺從預先導致系統失敗的錯誤中恢復過(guò)來(lái)。
總之，與傳統的體系結構相比，基于IA-64的處理器可以提供更高的指令級并行性(ILP)。這是通過(guò)使用推測和預測等先進(jìn)技術(shù)，并輔以大量的內部硬件資源來(lái)實(shí)現的。這些技術(shù)使編譯器能夠發(fā)揮最大效能來(lái)安排指令執行，而同時(shí)使處理器亦發(fā)揮最佳效能來(lái)執行指令。這種編譯器和處理器間的合力也正是IA-64有別于其它體系結構的優(yōu)勢所在。
HP Superdome服務(wù)器
體系結構
HP公司最先推出其支持IA-64的HP 9000 Unix服務(wù)器系列的新成員－Superdome，中文名字“超騰”。它既可支持Intel IA-64芯片體系結構，又可支持HP公司的PA－RISC 8600 CPU及其后繼產(chǎn)品，并分別以16、32和64路CPU配置提供產(chǎn)品。
HP Superdome服務(wù)器采用HP可擴展計算結構(SCA)，基于全局共享內存，即高速緩存一致性的非一致內存訪(fǎng)問(wèn)體系結構(cc-NUMA)，屬于第三代NUMA系統。其內存帶寬為61.44Gb/s，I/O帶寬為7.6Gb/s。包括I/O在內的所有資源均透明存取，本地節點(diǎn)保持大量相關(guān)緩存，使本地訪(fǎng)問(wèn)內存的次數最多，8節點(diǎn)交叉互聯(lián)支持高達256條內存請求，使遠程節點(diǎn)存取的平均等待時(shí)間明顯降低。
HP Superdome服務(wù)器采用模塊化設計，由不同的功能模塊構成，并以基本節點(diǎn)中配置2-16路CPU，2-4個(gè)基本節點(diǎn)組成的多節點(diǎn)系統中配置32或64路CPU的產(chǎn)品形式出現。圖3所示為6路HP Superdome服務(wù)器基本節點(diǎn)體系結構?；竟濣c(diǎn)中的模塊主要是CPU擴展模塊(又稱(chēng)Cell模塊)、交叉開(kāi)關(guān)模塊、磁盤(pán)存儲器擴展模塊、基本的I/O等模塊；在多節點(diǎn)系統中，還包括路由器互聯(lián)模塊、PCI擴展模塊、XIO擴展模塊和圖形擴展等模塊。
HP Superdome其核心采用了HP的Hyper Plane非阻塞8×8縱橫交叉開(kāi)關(guān)技術(shù)(如圖4)，交叉帶寬為61.4Gb/s，可將所有的處理器和存儲器通過(guò)交叉開(kāi)關(guān)連接在一起，實(shí)現了從CPU 和I/O管道到存取系統的順利訪(fǎng)問(wèn)。這些處理器、存儲器和交叉開(kāi)關(guān)的結合組成了稱(chēng)為NUMAlink的互聯(lián)結構，并提供最大16路CPU的基本節點(diǎn)配置。
為了進(jìn)一步增強擴展能力，HP Superdome服務(wù)器使用了一種基于共享內存的互連技術(shù)——即采用先進(jìn)的路由芯片，通過(guò)使用特殊的傳輸介質(zhì)構成具有高帶寬和極低延遲的互聯(lián)網(wǎng)絡(luò )。路由芯片將所有基本節點(diǎn)上的交叉開(kāi)關(guān)連接起來(lái)，形成一個(gè)單一的、連續的達1Tb的存儲空間。并且處理器和本地以及遠程存儲器之間的通信寬帶(雙向)由原來(lái)的1.6Gb/s提高到3.2Gb/s，從而使4個(gè)基本節點(diǎn)連接組合成一個(gè)最多可配置4*16=64路CPU的并行服務(wù)器系統，以提供對cc-NUMA真正的支持，如圖5。
目前，HP Superdome服務(wù)器的操作環(huán)境是64位的HP-UX UNIX操作系統，該系統提供了完全的64位環(huán)境，包括64位系統內核與地址空間，64位文件大小和文件系統大小，64位文件數據類(lèi)型，能夠支持15000個(gè)應用，與Superdome服務(wù)器的硬件結構協(xié)同，完全可滿(mǎn)足包括電子商務(wù)、數據庫、ERP、科學(xué)計算等關(guān)鍵應用的要求。
結語(yǔ)
并行處理是高性能計算的核心技術(shù)。其在微處理器這一系統級別的主要特征是盡可能提高指令級并行的能力；在服務(wù)器這樣的計算機系統級別，則主要是提高多個(gè)微處理器或微處理器單元協(xié)同工作的效率。而Intel IA-64微處理器和HP Superdome服務(wù)器的體系結構可以說(shuō)是充分體現了這一趨勢，因此具有了優(yōu)秀的性能，逐漸成為各自領(lǐng)域的領(lǐng)導產(chǎn)品?！?/P>
參考文獻：
1. David A. Patterson & John L. Hennessy“Computer Architecture A Quantitative Approach”機械工業(yè)出版社 1999年.
2. “HP 9000 Enterprise Server Overview”惠普公司內部資料.
3. Tam, S. Et. Al, “Clock Generation & Distribution For the First IA-64 Microprocessor”, IEEE Journal of Solid State Circuits, Vol.35, Issue 11, Nov2000.
4. Rusu, S. & Singer G, “The First IA-64 Microprocessor”, IEEE Journal of Solid State Circuits, Vol.35, Issue 11, Nov2000.
作者簡(jiǎn)介：
曾 田：女，武漢數字工程研究所工程師，研究方向：實(shí)用計算機體系結構。
吳向軍：男，高級工程師，武漢凌久新技術(shù)公司網(wǎng)絡(luò )事業(yè)部，技術(shù)總監。
圖1 IA-64微處理器的硬件體系結構框圖
圖2 IA-64微處理器EPIC機制圖
圖3 16路HP Superdome服務(wù)器基本節點(diǎn)體系結構
圖4 8×8 Crossbar縱橫交叉互聯(lián)芯片內部結構圖
圖5 64路HP Superdome服務(wù)器結構框圖(4個(gè)基本節點(diǎn)并行)
評論