<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 嵌入式系統 > 設計應用 > 在數字電路設計方案中DSP與FPGA的比較與選擇

在數字電路設計方案中DSP與FPGA的比較與選擇

作者: 時(shí)間:2012-10-06 來(lái)源:網(wǎng)絡(luò ) 收藏

本文引用地址:http://dyxdggzs.com/article/148356.htm

(4)圖象處理器。對于圖象的處理過(guò)程多是簡(jiǎn)單的和重復的,這樣很適合用實(shí)現。然而,一個(gè)成像處理流程往往用于在所觀(guān)測的目標識別“斑點(diǎn)”或“感興趣的區域”。這些“斑點(diǎn)”可能大小不一樣,造成后端的判斷及處理過(guò)程趨于復雜。同時(shí),所用的算法往往是自適應的,取決于斑點(diǎn)是什么樣的。所以用構成圖象處理管道的后端處理部分是合適的。

總之,代表著(zhù)兩種系統的信號處理的過(guò)程,各有所長(cháng)和不足之處。對于許多高速采樣頻率的應用,特別是任務(wù)固定或重復的情況下,適合采用;同樣,對于較低的取樣速率和有很高復雜度的軟件問(wèn)題的情況適合采用。

4 新的設計思想

4.1 DSP+FPGA結構

DSP+FPGA結構最大的特點(diǎn)是結構靈活,有較強的通用性,適于模塊化設計,從而能夠提高算法效率;同時(shí)其開(kāi)發(fā)周期較短,系統易于維護和擴展。

例如,一個(gè)由DSP+FPGA 結構實(shí)現的實(shí)時(shí)信號處理系統中,低層的信號預處理算法處理的數據量大,對處理速度的要求高,但運算結構相對簡(jiǎn)單,適于用FPGA進(jìn)行硬件實(shí)現,這樣能同時(shí)兼顧速度及靈活性。高層處理算法的特點(diǎn)是所處理的數據量較低層算法少,但算法的控制結構復雜,適于用運算速度高、尋址方式靈活、通信機制強大的DSP芯片來(lái)實(shí)現。

FPGA可以完成模塊級的任務(wù),起到DSP的協(xié)處理器的作用。它的可編程性使它既具有專(zhuān)用集成電路的速度,又具有很高的靈活性。

DSP具有軟件的靈活性;而FPGA具有硬件的高速性,從器件上考察,能夠滿(mǎn)足處理復雜算法的要求。這樣DSP+FPGA的結構為設計中如何處理軟硬件的關(guān)系提供了一個(gè)較好的解決。同時(shí),該系統具有靈活的處理結構,對不同結構的算法都有較強的適應能力,尤其適合實(shí)時(shí)信號處理任務(wù)。

4.2 嵌入DSP模塊的FPGA

應用將一些能實(shí)現基本信號處理功能的DSP模塊嵌入的FPGA芯片是的另一個(gè)大趨勢。

有些公司已經(jīng)或計劃把基于A(yíng)SIC的微處理器或DSP芯核與可編程邏輯陣列集成組合在一塊芯片上。FPGA提供的DSP性能已超過(guò)1280億MAC每秒,大大高于目前主流供應商所能提供的傳統DSP的性能。

其中,Xilinx作為世界可編程邏輯器件的領(lǐng)導廠(chǎng)商,擁有先進(jìn)的FPGA技術(shù)以及先進(jìn)的開(kāi)發(fā)工具。2000年11月,推出Xilinx XtremeDSP行動(dòng),試圖進(jìn)入這一市場(chǎng)。Virtex-II可以提供6千億MAC(乘法累加運算)每秒的性能。采用這種并行結構,256階FIR濾波器中的每個(gè)樣本可以在一個(gè)時(shí)鐘周期內處理完,因此極大地改善了DSP的性能和效率。

Xilinx XtremeDSP行動(dòng)的目標是希望滿(mǎn)足寬帶革命的高性能挑戰。其它特性還包括根據如芯片面積(相應于使用的資源)和系統頻率來(lái)優(yōu)化DSP設計。XtremeDSP行動(dòng)還推出了一些開(kāi)發(fā)工具以彌補傳統上在DSP和FPGA設計方法間存在的差距。

新的Virtex-II系列的增強結構使其在實(shí)現需要計算的算法時(shí)具有獨特的優(yōu)勢。Xilinx提供的測試數據表明,Xilinx FPGA比業(yè)界最快的DSP運行要快100倍。因此,單個(gè)FPGA即可代替傳統上所謂的DSP處理器陣列。

目前世界上的許多手機基站產(chǎn)品采用了Xilinx公司Virtex-E FPGA。為了建立大量的連接,手機基站需要處理大量的數據,其中大部分是采用某種DSP實(shí)現的。

性能突出的還有QuickLogic公司推出的QuickDSP系列,它提供了嵌入式的DSP構件塊和可編程的邏輯靈活性。這個(gè)新的系列除了提供以前的可編程的邏輯和存儲模塊外,還包括專(zhuān)用的乘加模塊。這些合成的模塊可以實(shí)現DSP功能。支持DSP功能的軟件可以由公司獲得,除了QuickWorks開(kāi)發(fā)軟件外,DSP 向導包讓使用者產(chǎn)生優(yōu)化的功能,如定點(diǎn)或浮點(diǎn)算術(shù)邏輯,FIR和IIR(Infinite Impulse Response無(wú)限沖激響應)濾波器等,只要鼠標點(diǎn)擊幾下即可。

可以預測,在不久的將來(lái),單一的DSP或FPGA實(shí)現的數字系統會(huì )被DSP+FPGA的結構或嵌入DSP模塊的FPGA設計結構所取代。


上一頁(yè) 1 2 3 下一頁(yè)

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>