<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 嵌入式系統 > 設計應用 > 基于A(yíng)RM的用戶(hù)可定制SoC

基于A(yíng)RM的用戶(hù)可定制SoC

作者: 時(shí)間:2012-11-16 來(lái)源:網(wǎng)絡(luò ) 收藏


應用實(shí)例:下一代驅動(dòng)

傳統的驅動(dòng)設計(圖4a)會(huì )采用數字信號處理器(DSP)來(lái)實(shí)現中央控制功能,采用網(wǎng)絡(luò )ASIC實(shí)現網(wǎng)絡(luò )協(xié)議,以及FPGA用于實(shí)現其他功能(在這個(gè)例子中,是I/O擴展)。而在 FPGA方案中,所有這三部分單元都集成到一個(gè)芯片中(圖4b)。 FPGA實(shí)現方案還支持多個(gè)電機、多種網(wǎng)絡(luò )協(xié)議以及安全IP,擴展了現有的功能,保證了控制器能夠以安全的方式停止工作,滿(mǎn)足業(yè)界新出現的安全標準要求。

單芯片方法明顯增強了性能,降低了功耗。在驅動(dòng)系統中,控制環(huán)速率是最關(guān)鍵的性能參數。 FPGA控制環(huán)速率是多芯片解決方案的20倍,從100µs減小到5µs。這意味著(zhù)顯著(zhù)提高了功效,對應驅動(dòng)90%的總體運行成本。在這個(gè)例子中,SoC的功耗大約比三芯片方案低37%。

04a_opt.jpeg

圖4a
04b_opt.jpeg

圖4b

SoC FPGA增強了系統功能,通過(guò)集成降低了系統總成本。通過(guò)在一個(gè)芯片中結合三個(gè)甚至更多的驅動(dòng)器,減少了系統所需的材料。在這一例子中,采用SoC也能夠將電路板面積減小57%。而且,能夠以更低的成本實(shí)現更多的功能。這一例子中的SoC支持兩個(gè)電機,而多芯片方案只支持一個(gè)。與針對每一電機來(lái)復制多芯片器件配置相比,在一個(gè)芯片上支持兩個(gè)電機能夠降低53%的成本。調整FPGA SoC來(lái)支持更多的電機和集成驅動(dòng)系統以及多種協(xié)議也很容易。

關(guān)鍵點(diǎn)

采用FPGA SoC技術(shù)的設計團隊能夠顯著(zhù)提高效能,增強競爭優(yōu)勢。硬核IP單元實(shí)現了最佳性能、最低功耗和最高密度,而片內FPGA架構能夠在設計階段或者在現場(chǎng)迅速突出自身優(yōu)勢,增強或者實(shí)現功能?,F場(chǎng)可編程平臺結合了高度自動(dòng)化而且提供良好支持的設計和軟件開(kāi)發(fā)工具,因此,設計團隊能夠使用商用器件來(lái)開(kāi)發(fā)SoC,開(kāi)發(fā)時(shí)間要遠遠短于A(yíng)SIC或者多芯片器件。最終的設計非常靈活,能夠進(jìn)行更新,可以重新使用,團隊能夠迅速適應新市場(chǎng)和標準的變化以及快速發(fā)展的工藝節點(diǎn),維持產(chǎn)品較長(cháng)的生命周期。

目前的嵌入式系統應用與傳統的設計方法相比已經(jīng)到達了一個(gè)關(guān)鍵點(diǎn),FPGA的SoC將成為可行而且是很有優(yōu)勢的解決方案。借助其強大的功能,設計人員不但能夠克服這些難以解決的問(wèn)題,而且還獲得了明顯的產(chǎn)品及時(shí)面市、價(jià)格/性能、突出產(chǎn)品特點(diǎn)以及長(cháng)壽命產(chǎn)品等優(yōu)勢。

本文引用地址:http://dyxdggzs.com/article/148244.htm

上一頁(yè) 1 2 下一頁(yè)

關(guān)鍵詞: SoC 定制 用戶(hù) ARM 基于

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>