基于A(yíng)RM的用戶(hù)可定制SoC

面對當今競爭激勵的市場(chǎng)，嵌入式系統設計人員不得不重新審視其設計和開(kāi)發(fā)過(guò)程。系統越來(lái)越復雜，性能、功耗和空間限制也越來(lái)越大，傳統的方法已經(jīng)達到了極限。同時(shí)，不斷變化的標準、新出現的市場(chǎng)和發(fā)展趨勢都要求設計過(guò)程非常靈活，能夠積極應對這些變化。設計人員不僅需要開(kāi)發(fā)更復雜的系統，而且還要能夠迅速實(shí)現新的或者衍生設計。

設計團隊有如此多的需求，因此，增加開(kāi)發(fā)時(shí)間和資源以適應這些需求是合乎邏輯的，但實(shí)際上相反。越來(lái)越窄的市場(chǎng)窗口要求他們在更短的時(shí)間里推出更高級、更靈活的系統。更麻煩的是，經(jīng)濟因素的限制也迫使很多設計團隊縮減規模，而不是增加人員。他們今后要獲得成功，關(guān)鍵是采用更高效的手段來(lái)迅速實(shí)現功能豐富的高性能自適應產(chǎn)品。

出現了新的解決方案

在市場(chǎng)開(kāi)發(fā)中有利于設計人員的一面是嵌入式系統的主要平臺采用了ARM處理器。僅僅幾年前，處理器市場(chǎng)還是四分五裂，PowerPC、RISC、MIPS和SPARC都在競爭實(shí)現更廣泛的應用。市場(chǎng)現在已經(jīng)非常成熟，在嵌入式應用中，很多用戶(hù)采用了ARM處理器作為實(shí)際的標準(圖1)。結果，越來(lái)越多的出現了基于ARM的解決方案，從標準產(chǎn)品到軟核ARM IP，直至在可編程邏輯和ASIC中實(shí)現的硬核IP等。


圖1

即使如此，通用嵌入式系統也很難滿(mǎn)足現代設計需求。多芯片解決方案實(shí)現起來(lái)相對容易一些，但是成本高，缺乏設計人員所要求的靈活性以及性能/功耗指標。采用了軟核處理器的單芯片解決方案實(shí)現起來(lái)也相對容易一些，但是性能有限。另一方面，ASIC SoC具有板上增強ARM內核，功耗和性能表現非常出色，但是對于大部分應用而言，由于開(kāi)發(fā)時(shí)間長(cháng)、不靈活，以及成本太高等問(wèn)題，因此面市時(shí)間較長(cháng)。

為提高競爭力，嵌入式系統開(kāi)發(fā)人員需要一種能夠幫助他們開(kāi)發(fā)獨具優(yōu)勢產(chǎn)品的解決方案，非常靈活，效率也非常高。

基于FPGA的單芯片實(shí)現方法具有低成本和快速面市等優(yōu)點(diǎn)，是多芯片和ASIC SoC非常有吸引力的替代方案。實(shí)際上，在過(guò)去十年中，FPGA內置嵌入式處理器的應用在穩步增長(cháng)(圖2)。但是，并不是所有基于FPGA的解決方案都能夠滿(mǎn)足目前苛刻的需求。傳統上，使用基于HDL的“軟核”ARM來(lái)實(shí)現基于FPGA的ARM系統。對于密度、功耗或者性能要求不高的系統，這一方法是可行的，但是不一定能滿(mǎn)足更復雜系統的要求。對于不斷發(fā)展的系統，在FPGA平臺上結合經(jīng)過(guò)優(yōu)化的硬核ARM是很好的解決方案。



圖2

由于FPGA供應商在技術(shù)上的進(jìn)步，市場(chǎng)上出現了新一類(lèi)SoC器件，滿(mǎn)足了目前嵌入式系統應用的多種功能需求?；贏(yíng)RM的SoC FPGA在一個(gè)SoC中結合了增強ARM處理器、存儲器控制器以及外設和可定制FPGA架構。

基于A(yíng)RM的SoC FPGA (如圖3所示)在單片FPGA中緊密結合了經(jīng)過(guò)優(yōu)化的“硬核”處理器系統(HPS)模塊。HPS包括雙核ARM處理器、多端口存儲器控制器以及多個(gè)外設單元，處理器性能達到4,000 DMIPS (Dhrystones 2.1基準測試)，功耗不到1.8 W。這些硬核IP模塊提高了性能同時(shí)降低了功耗和成本，減少了對邏輯資源的占用，突出了產(chǎn)品優(yōu)勢。設計人員可以定制片內FPGA架構，開(kāi)發(fā)專(zhuān)用邏輯?？删幊坦δ苤С朱`活的通信標準和網(wǎng)絡(luò )協(xié)議。


圖3