應用串行NOR閃存提升內存處理能力

圖4 SPI時(shí)序對讀速度的影響

新的4個(gè)I/O口輸出模式，其地址可以通過(guò)4個(gè)I/O口同時(shí)傳送，如，24位地址信號僅需要6個(gè)時(shí)鐘周期就可以完成，加上8個(gè)命令周期共需要14個(gè)周期完成命令，其速度比早期的4個(gè)I/O口的傳輸要快很多。

模式bit的應用用于通知SPI Flash下一個(gè)命令和前一個(gè)命令是同樣的命令。使我們在需要重復進(jìn)行讀操作的時(shí)候，可以減少命令周期帶來(lái)的總線(xiàn)開(kāi)銷(xiāo)，從而進(jìn)一步提高SPI Flash的讀取性能。

DDR的4 I/O口讀模式由一個(gè)8bits的命令開(kāi)始，而輸入地址和輸出的數據按照DDR的模式進(jìn)行，這種模式需要協(xié)議的開(kāi)銷(xiāo)，需要8個(gè)命令時(shí)鐘周期，加上3個(gè)地址時(shí)鐘周期，一共11個(gè)時(shí)鐘周期可以完成一個(gè)讀命令操作。

通過(guò)模式bit消除可以節省重復輸入相同命令時(shí)的時(shí)鐘周期，完成一個(gè)DDR口的讀操作僅需要3個(gè)時(shí)鐘周期。

數據總線(xiàn)上的數據會(huì )由于時(shí)鐘頻率太高而出現歪斜或失真，導致數據的讀錯誤，而DLP（data learning pattern）的功能在DDR多I/O口協(xié)議中的使用可以使Flash在時(shí)鐘頻率高時(shí)同樣穩定地工作。DLP的功能是通過(guò)利用真實(shí)數據輸出前的假數據周期，它不會(huì )影響整個(gè)命令的時(shí)鐘周期，DLP的數據采用可以使主機端明確什么時(shí)候可以采用到正確的目標數據，從而提高系統在高頻率SPI數據在讀操作時(shí)的可靠性及穩定性。

4 I/O口的DDR讀模式增加了DLP和模式bit消除模式后，只需要3個(gè)時(shí)鐘周期的協(xié)議開(kāi)銷(xiāo)，目前的器件在80MHz頻率下，數據輸出可以達到80MB/s。

從設計的角度來(lái)說(shuō)，如圖5所示。芯片內部的引腳連接點(diǎn)的放置同樣會(huì )影響到SPI Flash的數據輸出速度，時(shí)鐘和I/O口信號的緊湊設計會(huì )減少芯片的數據失真，從而提高SPI Flash芯片的工作速度。

圖5 芯片內部的引腳連接點(diǎn)設計

SPI Flash未來(lái)發(fā)展

未來(lái)SPI Flash的發(fā)展需要一種簡(jiǎn)單、高效和高速接口。隨著(zhù)傳統的應用越來(lái)越多地轉向SPI Flash的存儲接口，人們希望傳統的一些并行NOR Flash的功能也能出現在SPI Flash中，比如Reset復位功能、寬電壓功能，及以扇區為單位的寫(xiě)保護等功能。同時(shí)隨著(zhù)DDR接口被越來(lái)越多廣泛地運用，低電壓總線(xiàn)操作的支持等，數據SPI Flash將會(huì )提供更高的讀性能。

低成本存儲器解決方案

Spansion的FL-S是65nm工藝的產(chǎn)品，它具有增強的性能和豐富的功能。從產(chǎn)品性能上說(shuō)，擦除速度快5倍以上，寫(xiě)速度快3倍以上，同時(shí)，最快速讀功能快20%以上。從產(chǎn)品功能上說(shuō)，容量覆蓋了主流的128 Mbits~1Gbits，其封裝是工業(yè)標準封裝，并能實(shí)現老產(chǎn)品到下一代新產(chǎn)品的兼容。產(chǎn)品在安全性方面也有很大的提高，除了支持OTP以外，部分型號支持讀保護功能。

目前，人們普遍使用的并行NOR Flash，如圖6所示，通過(guò)異步讀取的方式操作Flash，理想的時(shí)序設計基本上輸出速度是達到61MB/s。而Spansion的SPI Flash頁(yè)讀取模式可以達到98MB/s，和傳統的異步讀模式不同，第一個(gè)讀取周期地址時(shí)序和異步讀相同，但后續的讀取速度可以遞增25ns，從而大大提高Flash的讀取速度?？偟膩?lái)說(shuō)，DDR的讀取模式可以在極少的引腳基礎上可以實(shí)現超過(guò)傳統的讀取速度，未來(lái)會(huì )被越來(lái)越多地被采用。

圖6 Page-mode NOR讀取速度優(yōu)勢

Spansion的FL-S性能較高，對于SPI Flash來(lái)說(shuō)，成本的節省來(lái)源于三個(gè)主要方面，第一，主芯片成本降低，從傳統的40個(gè)引腳或以上并行NOR Flash的支持到僅需要6個(gè)引腳的SPI Flash支持，成本會(huì )大大降低，但是如果主芯片各種芯片接口都支持的話(huà)，成本也不會(huì )明顯降低。第二，SPI Flash自身的封裝生產(chǎn)成本降低，同時(shí)從生產(chǎn)的成本來(lái)說(shuō)，SPI由于引腳的減少會(huì )降低成本，測試成本也會(huì )降低。第三，Flash的速度提升對于客戶(hù)體驗會(huì )有很大的改善，會(huì )給最終客戶(hù)端產(chǎn)品帶來(lái)競爭力，如開(kāi)機時(shí)間、運行速度等等。