安捷倫推出應對芯片間鏈路設計挑戰的電重定時(shí)器

　　安捷倫科技有限公司(NYSE: A)日前推出了能夠快速且精確應對千兆傳輸速率條件下信號失真挑戰的解決方案，進(jìn)一步豐富了安捷倫轉發(fā)器模型庫。

　　重定時(shí)器解決方案可通過(guò)Advanced Design System(ADS) 2013 瞬時(shí)卷積元件和SystemVue 2013 AMI 建模套件獲得，可用于設計芯片間高速數字鏈路的電重定時(shí)器。

　　數據速率達到千兆位之前，芯片間數字信號通過(guò)整個(gè)印刷電路板后也不會(huì )出現大的失真。但是，由于數據速率的大幅提升，信號在 FR4 等材質(zhì)中的短距離傳輸也將導致上升沿和下降沿出現嚴重失真。在數字應用中使用高頻層壓板材質(zhì)可以解決失真問(wèn)題，但成本將大幅激增，經(jīng)濟的方法是插入位于通道中的重定時(shí)器電路。

　　截至目前，非線(xiàn)性器件設計中使用的仿真工具都應用了需要大量計算的 SPICE 技術(shù)，類(lèi)似基爾霍夫電流定律改進(jìn)節點(diǎn)分析的牛頓拉夫遜迭代。安捷倫最新的快速解決方案以逐比特通道仿真和應用于重定時(shí)器的 IBIS AMI 流程為基礎。與 SPICE 不同，該技術(shù)引入了類(lèi)似于疊加的高效計算算法。

　　使用行業(yè)標準 IBIS AMI 流程的創(chuàng )新擴展——預標準，SystemVue 2013能夠為建模廠(chǎng)商(通常為集成電路廠(chǎng)商)提供重定時(shí)器建模工具。模型在 ADS 中運行，而ADS 是集成電路客戶(hù)(通常為數據中心和通信設備制造商)普遍采用的系統開(kāi)發(fā)設計工具。

　　安捷倫 Eesof EDA 事業(yè)部高速數字設計產(chǎn)品經(jīng)理 Colin Warwick 表示：“我們最近推出了更加簡(jiǎn)潔的重驅動(dòng)轉發(fā)器模型，進(jìn)一步豐富了安捷倫現有的轉發(fā)器模型庫。重定時(shí)器通常包括額外的時(shí)鐘/數據恢復電路，因而較為復雜。安捷倫新推出的重定時(shí)器模型能夠與現有重驅動(dòng)器模型結合來(lái)組建完整的轉發(fā)器模型庫。我們與領(lǐng)先重定時(shí)器和重驅動(dòng)器集成電路廠(chǎng)商合作，為雙方的客戶(hù)提供上述優(yōu)質(zhì)模型。”

　　安捷倫將于 2013 年晚些時(shí)候向 IBIS 開(kāi)放論壇提交標準增強建議，以便在未來(lái) IBIS 標準中融合新興技術(shù)，從而確保重定時(shí)器模型在未來(lái) EDA 工具之間的可移植性。

　　此外，ADS 2013 新增了包含power-aware功能的 IBIS 模型和 Touchstone 2 文件格式以及 Touchstone Combiner 支持，其中Touchstone Combiner可以讓工程師應用四端口矢量網(wǎng)絡(luò )分析儀的測量數據構建多端口受擾/干擾通道模型。

　　安捷倫將在6 月 2 日至 7 日美國西雅圖舉辦的 IMS 2013/IEEE MTT-S(第 1230 號展臺)上展示重定時(shí)器解決方案，以及適合通用射頻、微波、4G 通信、航空航天/國防等應用的從電路級建模到系統驗證的全面解決方案。安捷倫還將通過(guò) Agilent Avenue 以及整個(gè)會(huì )展場(chǎng)所展示先進(jìn)的合作伙伴解決方案。