Altera發(fā)布業(yè)界首款FPGA自適應軟件工具包

　　2012年12月13號，北京——Altera公司(NASDAQ: ALTR)和ARM (LON: ARM; NASDAQ: ARMH)今天宣布，通過(guò)雙方特有協(xié)議，兩家公司聯(lián)合開(kāi)發(fā)了DS-5嵌入式軟件開(kāi)發(fā)工具包，實(shí)現了Altera SoC器件的FPGA自適應調試功能。Altera版ARM®開(kāi)發(fā)Studio 5 (DS-5™)工具包經(jīng)過(guò)設計，消除了集成雙核CPU子系統與Altera SoC器件中FPGA架構的調試壁壘。ARM體系結構最先進(jìn)的多核調試器與FPGA邏輯自適應能力相結合，這一新工具包通過(guò)標準DS-5用戶(hù)接口，為嵌入式軟件開(kāi)發(fā)人員提供了前所未有的全芯片可視化和控制功能。這一新工具包含在A(yíng)ltera SoC嵌入式設計套裝中，將于2013年上半年開(kāi)始發(fā)售。

　　Altera SoC器件在一個(gè)器件中集成了雙核ARM Cortex™-A9 處理器和FPGA邏輯，使用戶(hù)能夠在FPGA架構中實(shí)現用戶(hù)定義的外設和硬件加速器，靈活的開(kāi)發(fā)定制現場(chǎng)可編程SoC型號產(chǎn)品。Altera目前發(fā)售其Cyclone V SoC器件的初步樣片。請參考今天宣布的新聞發(fā)布“Altera發(fā)售Cyclone V SoC FPGA” 。

　　Altera版ARM開(kāi)發(fā)Studio 5 (DS-5)工具包能夠動(dòng)態(tài)適應SoC中客戶(hù)獨特的FPGA配置，跨CPU-FPGA邊界無(wú)縫擴展嵌入式調試功能，統一了來(lái)自CPU和FPGA域以及標準DS-5用戶(hù)接口的所有軟件調試信息。這一工具包與DS-5調試器的高級多核調試功能相結合，并鏈接Quartus II SignalTap邏輯分析器實(shí)現交叉觸發(fā)功能，前所未有的提高了調試可視化和控制功能，從而大幅度提高了效能。

　　ARM系統設計業(yè)務(wù)部執行副總裁John Cornish評論說(shuō)：“革命性創(chuàng )新硅片器件需要相應的革命性創(chuàng )新軟件工具。面向Altera 28 nm Cyclone V和Arria V SoC器件以及即將推出的Altera 20 nm SoC器件的這一創(chuàng )新工具包滿(mǎn)足了這些需求。這一技術(shù)創(chuàng )新統一了CPU調試和FPGA調試，提高了用戶(hù)的效能。Altera和ARM推出的這一高級工具技術(shù)具有優(yōu)異的高效能特性，在A(yíng)ltera SoC開(kāi)發(fā)套件和Altera SoC嵌入式設計套裝中得到了充分體現。我們相信，這一組合將會(huì )使我們雙方的客戶(hù)受益匪淺。”

　　對于A(yíng)RM體系結構，ARM DS-5工具包套裝是市場(chǎng)上最先進(jìn)的多核調試器。它支持對運行非對稱(chēng)多處理(AMP)和對稱(chēng)多處理(SMP)系統配置的系統進(jìn)行調試。它通過(guò)JTAG和以太網(wǎng)調試接口，廣泛應用于電路板開(kāi)發(fā)、驅動(dòng)開(kāi)發(fā)、OS移植、裸金屬和Linux應用開(kāi)發(fā)，具有Linux和RTOS感知功能。

　　Altera公司產(chǎn)品和企業(yè)市場(chǎng)副總裁Vince Hu表示：“我們非常高興與ARM合作創(chuàng )新。對于軟件工程師而言，Altera版ARM DS-5工具包是功能非常強大的開(kāi)發(fā)和調試工具，大幅度縮短了我們SoC器件的開(kāi)發(fā)時(shí)間。”

　　關(guān)鍵特性和優(yōu)點(diǎn)：

　　Altera版ARM DS-5工具包具有以下特性：

　　· 軟件調試視圖包括了開(kāi)發(fā)人員在FPGA架構中編程的外設器件，提供了整個(gè)SoC硬核和軟核外設寄存器存儲器映射的無(wú)縫視圖。

　　· DS-5調試器同時(shí)顯示Cortex-A9處理器內核以及在FPGA架構中實(shí)現的CoreSight™兼容定制邏輯內核的調試/跟蹤數據。

　　· Altera USB Blaster JTAG調試電纜支持DS-5調試器和其他Altera基于JTAG的工具，這些工具適用于A(yíng)ltera SoC器件。

　　· 支持FPGA架構中信號事件的非置入式采集和查看，這些事件與軟件事件和處理器指令蹤跡在時(shí)間上相關(guān)聯(lián)。

　　· 支持CPU和FPGA邏輯域之間的高級信號級硬件交叉觸發(fā)，實(shí)現了跨域硬件/軟件協(xié)同調試。

　　· 包括DS-5流線(xiàn)性能分析器，使得來(lái)自SoC和FPGA的軟件線(xiàn)程和事件信息與硬件計數器相關(guān)聯(lián)，可發(fā)現系統級瓶頸并進(jìn)行校正。