用于移動(dòng)寬帶基礎設施的新一代無(wú)線(xiàn)電數字前端解決方案

　　網(wǎng)絡(luò )運營(yíng)商在通過(guò)使用新型空中接口、更高帶寬和更多蜂窩基站努力擴大網(wǎng)絡(luò )容量的同時(shí)，要求顯著(zhù)地降低設備成本。另外他們還希望提高網(wǎng)絡(luò )集成度，提升運營(yíng)效率。為提供能夠滿(mǎn)足所有這些需求的設備，無(wú)線(xiàn)基礎設施設備的制造商正在尋求具有更高集成度、更低功耗和成本但靈活性更高的解決方案，以制造出既能滿(mǎn)足多個(gè)運營(yíng)商需求，又能縮短產(chǎn)品上市時(shí)間的設備。本文將分析賽靈思提供的新型器件Zynq™可擴展處理平臺(EPP)將如何幫助設備制造商解決這些問(wèn)題。

　　智能電話(huà)、平板電腦和數據集線(xiàn)器的普及正推動(dòng)無(wú)處不在的高速數據需求呈爆發(fā)式增長(cháng)。為提供這種數據滿(mǎn)足他們的需求，網(wǎng)絡(luò )運營(yíng)商不得不使用LTE或者LTE-A等最新空中接口標準，構建更多蜂窩基站，同時(shí)增加每個(gè)基站的天線(xiàn)數。另外，每用戶(hù)平均收入(APRU)的持續下降使運營(yíng)商每年都要求設備廠(chǎng)商大幅降低成本。更糟糕的是，這些新的蜂窩基站網(wǎng)絡(luò )可能要求擴展現有的語(yǔ)音和數據網(wǎng)絡(luò )，而現有網(wǎng)絡(luò )采用GSM或UMTS標準且部署在不同的頻段上。

　　不管是增加天線(xiàn)數量來(lái)支持多個(gè)頻段，還是采用多輸入多輸出(MIMO)技術(shù)提升數據速率，雖然成本高，但對運營(yíng)商來(lái)說(shuō)是必要的。為降低對天線(xiàn)桿相關(guān)運營(yíng)成本的影響，設備制造商正在想法設法縮減設備的封裝尺寸(即設備的體積和重量)，同時(shí)還要降低成本和功耗。他們在無(wú)線(xiàn)電傳輸領(lǐng)域不斷創(chuàng )新，從天線(xiàn)到雙工/三工器乃至無(wú)線(xiàn)電設備本身，努力縮小天線(xiàn)桿的封裝尺寸。

　　運營(yíng)商可以采用多種方案滿(mǎn)足自己的需求。其中之一是使用多頻段天線(xiàn)，從而減少為支持基于GSM、UMTS或者LTE的多個(gè)網(wǎng)絡(luò )所需的天線(xiàn)數。為進(jìn)一步完善這些多頻段天線(xiàn)，運營(yíng)商可在天線(xiàn)桿上安裝遠程無(wú)線(xiàn)電裝置，為所需的頻段提供支持。遠程無(wú)線(xiàn)電裝置也必須不斷發(fā)展，以支持多種空中接口和更高的帶寬，同時(shí)減輕重量，縮小機箱，才能滿(mǎn)足運營(yíng)商的未來(lái)需求。

　　天線(xiàn)集成無(wú)線(xiàn)電裝置的興起，為運營(yíng)商提供了又一種可選方案。這種方法把無(wú)線(xiàn)電電子裝置安裝在天線(xiàn)機箱中，實(shí)現全集成的無(wú)線(xiàn)電和天線(xiàn)，故不必采用單獨的遠程無(wú)線(xiàn)電裝置，從而最小化了天線(xiàn)桿尺寸。無(wú)線(xiàn)電電子裝置和天線(xiàn)機箱的進(jìn)一步發(fā)展就是最近推出的有源天線(xiàn)系統(AAS)。這種復雜的天線(xiàn)要求更強大的無(wú)線(xiàn)電信號處理能力，可增加網(wǎng)絡(luò )容量，同時(shí)縮小天線(xiàn)桿的封裝尺寸。

　　縮小遠程無(wú)線(xiàn)電裝置或天線(xiàn)的尺寸和重量的關(guān)鍵之處在于進(jìn)一步提高無(wú)線(xiàn)電電子裝置的集成度。另外，為了支持GSM、LTE、UMTS等多種空中接口，無(wú)線(xiàn)電設備必須具有高度的靈活性和可編程功能。

　　先來(lái)看看這些無(wú)線(xiàn)電設備如何才能具有更好的可編程性，同時(shí)又能提供更高的集成度。

　　圖1：典型無(wú)線(xiàn)電設備的高級方框圖

　　圖中文字如下：

　　運營(yíng)和維護

　　調度、告警、調試和消息發(fā)送 控制處理器 存儲器 串行(JESD204)/并行(LVDS)向/從DAC/ADC發(fā)送/接受

　　用銅纜或者光纖從/向基帶處理串行發(fā)送/接收 上采樣和整形 縮小動(dòng)態(tài)范圍 線(xiàn)性化放大器

　　光學(xué)模塊 6/10G串行解串器 CPRI/OBSAI主設備 數字上變頻(DUC) 峰值因數抑制(CRF) 數字預失真(DPD) 時(shí)鐘合成 濾波器 調制

　　6/10G串行解串器 CPRI/OBSAI從設備 數字下變頻(DDC) JESD204 A/B 或 LVDS 濾波器 混合器

　　降頻采樣與整形

　　基帶接口 信號處理 模擬接口 射頻(RF)

　　圖1說(shuō)明了典型無(wú)線(xiàn)電設備的架構與功能。

　　基帶接口的作用是通過(guò)基帶處理卡把系統連接到銅光纖上?；鶐幚砜ǖ奈恢每梢栽谔炀€(xiàn)桿的基座上，也可以在空中。這些接口一般需要借助運行速度高達9.8Gbps的高速串行/解串器(serdes)組件，才能用作通用公共無(wú)線(xiàn)接口(CPRI)。

　　基帶單元上接收到的信號或發(fā)送給基帶單元的信號在發(fā)送到模擬域之前或從模擬域接收到之后，需要進(jìn)行大量的信號處理。信號處理包括數字上/下變頻(DUC/DDC)、峰值因數抑制(CRF)和數字預失真(DPD)。DUC和DDC負責處理上采樣和整形，而CRF和DPD主要用于通過(guò)采用數字信號處理線(xiàn)性化功率放大器，來(lái)提高無(wú)線(xiàn)電單元的傳輸效率。

　　采用高速并行LVDS信號發(fā)送或新興的協(xié)議JESD204[A/B]均可實(shí)現到數據轉換器(DAC和ADC)的接口.

　　射頻(RF)領(lǐng)域包含所有的調制器、時(shí)鐘綜合裝置、濾波器和放大器電路，用于經(jīng)功率放大器從天線(xiàn)處發(fā)送和接收數字信號。

　　整個(gè)無(wú)線(xiàn)電電裝置采用微處理器進(jìn)行控制。該微控制器一般運行在Linux或VxWorks等實(shí)時(shí)操作系統上。運維功能負責無(wú)線(xiàn)電單元的告警、校準、消息發(fā)送和整體控制，這是一項復雜的工作，一般需要連接SPI/I²C、以太網(wǎng)、UART(當然還包括存儲器)等其它眾多組件。

　　過(guò)去供應商綜合運用ASIC、ASSP和FPGA器件來(lái)實(shí)現數字無(wú)線(xiàn)電信號處理功能。ASIC器件的靈活性最差，一般會(huì )因設計初期規格鎖定而導致功能缺失。雖然該器件成本最低，但開(kāi)發(fā)和NRE成本高，且產(chǎn)品上市速度慢。ASSP器件靈活性有限，因為它們往往是針對一系列使用案例而設計的，不適用于其它應用。而FPGA則不然，由于其內在的高靈活性，在數字無(wú)線(xiàn)電領(lǐng)域的應用正在不斷增長(cháng)。FPGA能支持各種設備需求，同時(shí)能夠根據客戶(hù)需求的發(fā)展變化不斷交付新功能。在這類(lèi)應用中的許多案例中，FPGA緊鄰ASIC和ASSP器件放置，用于彌補其它器件欠缺的功能。

　　圖2說(shuō)明了綜合使用ASSP、FPGA和微處理器構建的2x2的無(wú)線(xiàn)電設備。

　　圖2：典型的基于A(yíng)SSP的2x2無(wú)線(xiàn)電設計

　　圖中文字如下：

　　存儲器 控制處理器 DSP：DPD更新 存儲器

　　存儲器接口 微型接口

　　光學(xué)模塊 雙串行解串器 6G串行解串器 CPRI/OBSAI主設備 數字上變頻(DUC)峰值因數抑制 射頻(RF)處理

　　6G串行解串器 CPRI/OBSAI從設備 SPI/I2C接口 數字下變頻(DDC) 數字預失真(DPD)

　　賽靈思 Spartan-6 LX45 DFE ASSP

　　ASSP一般適應市場(chǎng)需求的速度較慢，這在它們缺乏任何像CPRI或JESD204這樣的串行接口技術(shù)可以看出。這就需要一個(gè)輔助器件，比如內置有串行解串器的FPGA或使用外部串行解串器的低成本FPGA來(lái)完善設計。但這種設置需要大量的組件，從而導致PCB占位面積大，電源高度復雜，總功耗和成本都很高。

　　那么設備廠(chǎng)商在尋求一種替代性的方法也就不奇怪了。

　　賽靈思產(chǎn)品一直在不斷發(fā)展演進(jìn)，使設備制造商能夠在單個(gè)器件中集成所有數字無(wú)線(xiàn)電軟硬件。這些FPGA具有全面軟硬件可編程功能，加上一套固化的通信外設，可實(shí)現低成本低功耗。具有如此高集成度的新器件系列稱(chēng)為Zynq可擴展處理平臺(EPP)，賽靈思已經(jīng)開(kāi)始供貨。

　　圖3：賽靈思提供的新型Zynq EPP系列

　　圖3所示的Zynq EPP采用雙ARM® Cortex™-A9處理器內核(每個(gè)內核的整數運算性能高達2000MIPS)和一個(gè)雙精度浮點(diǎn)單元。處理器子系統包含存儲器控制器、千兆位以太網(wǎng)、UART和SPI/I²C等專(zhuān)用通信外設。緊鄰處理器子系統的是高性能可編程邏輯，其內含500MHz DSP模塊、12.5Gbps串行解串器和大量的內部RAM。多條低時(shí)延、高帶寬總線(xiàn)用于連接處理器子系統和可編程邏輯，同時(shí)共享存儲器接口可保證避免發(fā)生性能瓶頸。

　　圖4：利用 Zynq實(shí)現的2x2 LTE無(wú)線(xiàn)電

　　圖中文字如下：

　　存儲器

　　存儲器控制器 SPI/I2C ARM A9：控制處理器 ARM A9：DPD更新 UARTS GPIO

　　光學(xué)模塊 6/10G串行解串器 CPRI/OBSAI主設備 數字上變頻(DUC) 峰值因數抑制(CFR) 數字預失真 射頻(RF)處理

　　6/10G串行解串器 CPRI/OBSAI從設備 數字下變頻(DDC) FPGA架構

　　賽靈思 Zynq-7030(架構利用率達63%)

　　圖4所示的是設備制造商如何利用Zynq實(shí)現當今遠程無(wú)線(xiàn)電裝置中的全部功能。使用Zynq中提供的處理器子系統，可以在一個(gè)可用的ARM處理器上實(shí)現調度、校準、消息發(fā)送和整體控制功能。結合其它ARM處理器，設計人員就能夠實(shí)現DPD設計常用的系數計算。完成解決方案的許多所需的外設(比如存儲器控制器、SPI/I²C、UART、千兆位以太網(wǎng)和GPIO)也已固化，這不僅有助于降低功耗和成本，同時(shí)還不影響可編程邏輯架構。

　　可編程邏輯用于補充和完善處理器子系統，可實(shí)現高性能信號處理能力，以滿(mǎn)足現在和將來(lái)寬帶無(wú)線(xiàn)電需求。DSP模塊可確保DUC/DDC、CFR和DPD設計所要求的數字濾波器能夠得以高效實(shí)現且保持較低功耗。與DAC/ADC接口的是使用LVDS的器件I/O，或是使用JESD204的串行解串器。CPRI接口也實(shí)現在可用的串行解串器中。

　　使用Zynq的優(yōu)勢十分顯著(zhù)。從圖5和圖6可以看出與現成的ASSP相比，這種架構能夠實(shí)現明顯的成本和功耗節約。這個(gè)示例假定信號帶寬為20MHz，有兩個(gè)發(fā)送和兩個(gè)接收路徑。Zynq還能夠支持更高的帶寬和更多數量的天線(xiàn)。

　　圖5：使用Zynq相對降低材料清單(BOM)成本

　　圖6：使用Zynq降低耗電

　　在2x2 20MHz LTE示例中，Zynq解決方案將功耗降低了高達50%，總材料成本相對等效ASSP設計降低了 35%~40%。另外，圖7還顯示了，由于較圖2元組件數量減少，在提供圖4中相同的功能時(shí)，封裝面積可縮減達66%。

　　圖7：使用Zynq縮減封裝面積

　　這樣可以讓PCB板級空間顯著(zhù)縮小。設備制造商現在可以大幅縮小設備尺寸，實(shí)現更高集成度，讓天線(xiàn)桿的尺寸比以往大大縮小。

　　使用Zynq還能夠帶來(lái)諸多其它優(yōu)勢。Zynq可以降低電源的復雜性和成本，同時(shí)提高無(wú)線(xiàn)電單元的可靠性?？煽啃缘奶岣吣軌驕p少對市場(chǎng)退貨相關(guān)的后期執行費用的影響，還能夠實(shí)現更高的網(wǎng)絡(luò )可靠性。另外降低功耗還能夠減少散熱，從而可以使用尺寸更小、重量更輕的散熱器和機械結構。最后，Zynq解決方案能夠結合軟硬件靈活性，在設計后期才確定無(wú)線(xiàn)電單元的規范。這樣可以縮短產(chǎn)品上市時(shí)間，降低風(fēng)險，在設備出貨后很長(cháng)時(shí)間內還能支持新功能。

　　結論

　　無(wú)處不在的高速數據的爆炸式需求正在推動(dòng)鐵塔天線(xiàn)和數字無(wú)線(xiàn)解決方案持續創(chuàng )新。所有這些解決方案有一個(gè)共同點(diǎn)，就是要求尺寸更小、重量更輕、成本和功耗更低，同時(shí)具有高集成度和靈活性，能夠滿(mǎn)足網(wǎng)絡(luò )的各種需求。

　　Zynq采用雙核處理器子系統和高性能低功耗可編程邏輯，能夠幫助設備廠(chǎng)商輕松應對其在努力服務(wù)于網(wǎng)絡(luò )運營(yíng)商時(shí)遇到的各種挑戰。不管設備是針對遠程無(wú)線(xiàn)電、天線(xiàn)集成無(wú)線(xiàn)電還是有源天線(xiàn)，Zynq EPP均能提供無(wú)與倫比高性能，打造出具有最高靈活性、最高集成度和最低總成本、功耗和重量的產(chǎn)品。