在汽車(chē)信息娛樂(lè )應用中用低成本的PLD管理圖像數據

 　　信息娛樂(lè )系統能在幫助司機安全前往目的地的同時(shí)娛樂(lè )乘客，而且這已不再是高檔車(chē)輛的專(zhuān)利：現在新興的汽車(chē)輔助駕駛系統正進(jìn)入主流市場(chǎng)。前面的液晶顯示器需要動(dòng)態(tài)地從GPS顯示器切換到許多攝相機中的一個(gè)，甚至是由車(chē)輛周?chē)膸准苷諗z相機拍攝的圖像的組合。后面攝相機的圖像協(xié)助平行停車(chē)，確保離開(kāi)停車(chē)位和安全駕駛在車(chē)道上，并避免與迎面而來(lái)的車(chē)輛碰撞。為了擴大司機在繁忙的十字路口的視野，前置攝像頭(兩個(gè)前輪上方的車(chē)身上安裝的兩個(gè)攝相機)可以顯示圖像。一些車(chē)輛能夠提供“查看周?chē)膱D像”，這基本上是一個(gè)圍繞車(chē)身的虛擬的360度視野，它們來(lái)自前面(尖端的引擎蓋)，后部和兩邊(側鏡)的攝相機拍攝的圖像。對于不同尺寸的液晶顯示屏，這些圖像可能需要縮放(大小)，調整和增強以提高圖像質(zhì)量。

　　管理圖像數據需要新的IC。專(zhuān)用集成電路非常昂貴并具有風(fēng)險，而ASSP又不靈活?？删幊踢壿嬈骷?PLD)克服了這些缺點(diǎn)，但用于圖像數據面臨著(zhù)接口的挑戰，這往往需要很高的性能，而且可編程邏輯器件的使用成本高。然而這種情況正在改變?，F已推出新一代低成本具有高性能IO緩沖器的可編程邏輯器件。這些低成本的可編程邏輯器件提供高效的傳輸、處理，操作和數字數據的顯示，同時(shí)使產(chǎn)品差異化，幫助實(shí)現產(chǎn)品上市時(shí)間和成本效益的目標。

　　傳送圖像數據

　　采用了各種方法在車(chē)輛上傳輸圖像數據。一種常見(jiàn)的方法是使用LVDS來(lái)建立源同步接口。

　　一種適用于視頻應用的流行技術(shù)是采用7:1 LVDS(低壓差分信號)接口。通道連接，攝相機連接，平面顯示器連接和FlatLink是這種方法的變種。LVDS是一種高速、低功耗，通用接口標準。它采用一對產(chǎn)生大小相等且方向相反的電流的差分信號，這也有助于降低總的輻射。此外，LVDS使用電流模式驅動(dòng)，限制了功耗。美國國家半導體公司開(kāi)發(fā)了基于LVDS的通道連接和FPD連接(平板顯示連接)技術(shù)，作為平板顯示器的解決方案，支持從圖形控制器到LCD面板的數據傳輸。該技術(shù)后來(lái)被擴展為一個(gè)通用數據傳輸方式。攝相機連接是一個(gè)基于7:1 LVDS的標準，使用多達28位的數據，時(shí)鐘頻率可達85Gpbs，總吞吐量為2.38兆赫。德州儀器公司的FlatLink提供21:3或28:4的配置，支持4位、6位或8位RGB。

　　用低成本可編程邏輯器件挑戰實(shí)現LVDS7:1

　　7:1 LVDS接口通常使用的三到五個(gè)LVDS數據通道和一個(gè)LVDS時(shí)鐘通道。更高分辨率的顯示器會(huì )使用四或五個(gè)LVDS數據通道。在一個(gè)時(shí)鐘周期或周期中，在每個(gè)數據通道有7個(gè)串行位，如圖1所示。

　　圖1 7:1 LVDS接口的時(shí)序

　　用低成本的可編程邏輯器件實(shí)現LVDS接口7:1的挑戰包括高速LVDS緩沖器和用于產(chǎn)生解串時(shí)鐘的PLL，能夠捕獲輸入的數據，具有高效，準確的匹配和數據格式化。

　　高速LVDS緩沖器：必須能夠以相對較高的速度接收或發(fā)送數據和時(shí)鐘至或來(lái)自可編程邏輯器件。準確的速度取決于分辨率、幀速率和顯示器使用的顏色深度。例如，針對60赫茲到75赫茲的刷新率，800×600到1024×768的顯示器需要LVDS數據發(fā)送從40兆赫至78.5兆赫的頻率。這轉換成LVDS數據速率為280Mbps至549Mbps。更高分辨率的顯示器，如1280×1024、60赫茲，要求數據必須與一個(gè)108MHz的時(shí)鐘一起傳輸。對于這些系統，數據以756 Mbps傳輸。

　　時(shí)鐘發(fā)生器：通常的方法是接收輸入時(shí)鐘和使用一個(gè)鎖相環(huán)，對每個(gè)數據位7倍于時(shí)鐘頻率。實(shí)際上，這是相當困難的，因為時(shí)鐘運行速度極快。由于典型的顯示接口的時(shí)鐘速率為60MHz~100MHz或更高，乘以7產(chǎn)生420MHz到700MHz的頻率。以這些時(shí)鐘速率工作，任何圖像控制和處理就不可能用一個(gè)低成本的PLD來(lái)實(shí)現。

　　數據采集，匹配及格式化：緊隨LVDS輸入緩沖器的寄存器必須準確地捕捉到數據。嚴格的時(shí)鐘和數據關(guān)系的控制是很重要的，以捕獲送入的高速數據流。這也是必要的匹配(減少)前面傳遞到PLD的數據速度。如果輸入捕捉電路只運行在一個(gè)時(shí)鐘的邊沿，應該生成七個(gè)低速時(shí)鐘的相移，用七個(gè)不同寄存器捕獲輸入數據。時(shí)鐘產(chǎn)生和分配的挑戰阻礙了用PLD來(lái)實(shí)現。時(shí)鐘必須具有相對較低的抖動(dòng)，因為其抖動(dòng)必須計算在整個(gè)時(shí)序預算中。同樣，在任何時(shí)序分析之中，必須考慮用于提供該時(shí)鐘輸入或輸出寄存器的時(shí)鐘分配網(wǎng)絡(luò )的偏移。

　　在MachXO2 器件中實(shí)現7:1 LVDS的實(shí)例

　　可編程邏輯器件MachXO2具有特定功能的架構，支持7:1 LVDS接口。這些特性包括高性能的LVDS I/O緩沖器、雙數據速率(DDR)I/O寄存器，匹配邏輯和具有專(zhuān)用3.5時(shí)鐘分頻器的高精度鎖相環(huán)。這些特性和功能提供了一套完整的解決方案。MachXO2器件提供了多達21個(gè)數據通道。圖2顯示了接收器和發(fā)送器的四個(gè)數據通道。

　　圖2 在MachXO2中的接收器和發(fā)送器

　　在此圖中，MachXO2器件的接收模塊接收四個(gè)數據通道，以及通過(guò)LVDS I/O緩沖器的時(shí)鐘。這些緩沖器可以運行高達303兆赫(606 Mbps)，支持高分辨率，顯示刷新速率高達85 MHz的像素速率(SXGA)。 PLL是用3.5乘以時(shí)鐘。然后通過(guò)一個(gè)低偏移邊緣的時(shí)鐘網(wǎng)至DDR捕獲寄存器來(lái)分配較快的移相時(shí)鐘(ECLK)。LVDS的數據送入具有7:1匹配功能的DDR寄存器。這個(gè)匹配使得I/O數據與高速EDGE時(shí)鐘(ECLK)解多路復用，然后至較慢速度的FPGA時(shí)鐘頻率(SCLK)。

　　這個(gè)7:1 LVDS的解決方案包括自動(dòng)對齊PLL輸出時(shí)鐘到最佳位置，用于對輸入LVDS數據流采樣，為自動(dòng)對齊可編程邏輯器件的時(shí)鐘至輸入數據字添加邏輯。這些“軟”的邏輯與“硬”資源相呼應，提供完整的顯示接口解決方案。

　　MachXO2 PLD的發(fā)送模塊接收28位并行數據和快速的DDR時(shí)鐘(ECLK)。并行數據送入到具有7:1匹配功能的顯示I / O邏輯單元。匹配功能使得具有低速系統時(shí)鐘(SCLK)的輸入數據復用至更高速度的DDR輸出邊緣時(shí)鐘速率(ECLK)。

　　總結

　　用許多圖像源(幾個(gè)攝像機)來(lái)增加數字內容，后座顯示屏和導航系統正在進(jìn)入主流市場(chǎng)。

　　在圖像應用方面，由于成本和功耗的優(yōu)勢，預計7:1 LVS接口將依然流行，例如車(chē)載信息娛樂(lè )系統。

　　MachXO2器件可以部署在汽車(chē)輔助駕駛系統來(lái)管理來(lái)自攝像機的圖像的顯示和操作(縮放，旋轉等)。MachXO2器件可以從一臺攝像機到其他攝像機顯示圖像之間進(jìn)行動(dòng)態(tài)切換，或將兩者組合在一起。