何為矢量信號收發(fā)儀(VST)?

　　在過(guò)去的幾十年里，軟件定義的射頻測試系統架構已經(jīng)成為主流。如今，幾乎所有商業(yè)現成的(COTS)自動(dòng)化射頻測試系統都使用應用軟件通過(guò)總線(xiàn)接口與儀器進(jìn)行通信。射頻應用變得越來(lái)越為復雜，工程師們正面臨增強功能性且不增加測量次數與成本的兩難。盡管在測試測量算法、總線(xiàn)速度和CPU速度上的提高減少了測試次數，但仍需要進(jìn)一步改善以應對不斷復雜化的射頻測試應用。

　　在商用現成的射頻測試儀器中增加現場(chǎng)可編程門(mén)陣列(FPGA)的使用，可以滿(mǎn)足對于速度和靈活性的需求。在高層中，FPGA是可編程的硅芯片，可以通過(guò)軟件開(kāi)發(fā)環(huán)境的配置來(lái)實(shí)現自定義硬件功能。雖然在射頻儀器中使用FPGA是一個(gè)很好的創(chuàng )舉，但通常這些FPGA密閉且功能固定，只能用于特定的目的，允許自定制的范圍很小。這正體現了用戶(hù)可編程的FPGA相較于封閉、固定特性FPGA的顯著(zhù)優(yōu)勢。借助于用戶(hù)可編程的FPGA，您可以自定制射頻儀器直至管腳，讓它能夠滿(mǎn)足您的特定應用需求。

　　矢量信號收發(fā)儀(VST)是一類(lèi)全新的儀器，它結合了矢量信號分析儀(VSA)、矢量信號發(fā)生器(VSG)與基于FPGA的實(shí)時(shí)信號處理和控制。NI的全球首臺VST還擁有用戶(hù)可編程FPGA，它允許自定義算法直接用于儀器的硬件設計。這種軟件設計的方法讓VST擁有了軟件定義無(wú)線(xiàn)電(SDR)架構的靈活性以及射頻儀器的高性能。圖1(下圖)展現了傳統射頻儀器和VST軟件設計方法之間的差異?！　?/p>

 

　　NI VST: 基于LabVIEW FPGA和NI RIO構架

　　NI LabVIEW FPGA模塊擴展了LabVIEW系統設計軟件，以便在NI可重配置I / O(RIO)硬件上應用FPGA，NI VST便是其中之一。由于LabVIEW能夠清楚地表現并行架構和數據流，非常適用于FPGA程序的編寫(xiě)，所以用戶(hù)不論有沒(méi)有傳統FPGA設計的經(jīng)驗都能高效運用可重新配置硬件的功能。作為系統設計軟件，LabVIEW能夠混合處理FPGA和微處理器(在PC環(huán)境中)上的數據，因而用戶(hù)無(wú)需擁有淵博的計算架構和數據處理知識即可實(shí)現 ,這點(diǎn)對于現代通信測試系統的裝配尤其重要。

　　NI VST軟件基于強大的LabVIEW FPGA與NI RIO架構，并擁有眾多針對客戶(hù)應用的初始功能，包括應用IP、參考設計、范例和LabVIEW范例項目。這些初始功能包含了所有默認的LabVIEW FPGA特性和預構建的FPGA位文件，以幫助用戶(hù)快速上手。若沒(méi)有這些現成的功能，以及高效的LabVIEW、精心設計的應用/固件架構，VST軟件設計的特性將會(huì )是各類(lèi)用戶(hù)不小的挑戰，因此正是這些特性將前所未有的高水平定制帶向了高端儀器。

　　改進(jìn)傳統射頻測試

　　NI VST不僅具備快速的測量速度和小巧的生產(chǎn)測試儀器組成結構，同時(shí)還擁有研發(fā)級箱型儀器的靈活性和高性能。VST因此可以用來(lái)測試各種標準，如802.11ac，5.8 GHz下其誤差矢量幅度(EVM)優(yōu)于-45 dB(0.5%)。此外，傳輸、接收、基帶I/ Q以及數字輸入輸出都擁有共同的用戶(hù)可編程FPGA，使得VST遠遠優(yōu)于傳統的箱型儀器。

　　數據壓縮就是一個(gè)典型的例子，截取、信道化、平均以及其它自定義算法允許FPGA執行計算強度大的任務(wù)。通過(guò)減少必要的數據吞吐量和主機上的處理負載，可縮短測量時(shí)間且增加平均，給予用戶(hù)更大的測量信心。其它基于FPGA、用戶(hù)定義的算法的范例還包括自定制觸發(fā)、FFT發(fā)動(dòng)機、噪音校正、內聯(lián)濾波、變時(shí)滯、功率級伺服等等。

　　軟件設計儀器，如VST，還可以縮小設計和測試之間的差異，讓測試工程師可在設計完成之前集成或驗證設計的各個(gè)方面，同時(shí)允許設計工程師使用儀器級硬件，將他們的算法原型化并在設計早期流程中評估設計。

　　范例： 基于FPGA的DUT控制和測試序列

　　除了射頻接收器和發(fā)送器的基帶I/Q數據，PXI VST還具有高速數字I / O，可直接連接到用戶(hù)可編程的FPGA。這使用戶(hù)能夠執行自定制數字協(xié)議，控制待測設備(DUT)，大幅減少測試次數。查看圖2中的范例。 除此之外，測試序列可在FPGA上執行，允許DUT通過(guò)實(shí)時(shí)測試改變狀態(tài)和序列?！　?/p>