采用FemtoCharge技術(shù)的高速、高分辨率、低功耗的新一代ADC

　　先進(jìn)的系統架構和集成電路設計技術(shù)，使得模數轉換器(ADC)制造商得以開(kāi)發(fā)出更高速率和分辨率，更低功耗的產(chǎn)品。這樣，當設計下一代的系統時(shí)，ADC設計人員已經(jīng)簡(jiǎn)化了很多系統平臺的開(kāi)發(fā)。例如，同時(shí)提高ADC采樣率和分辨率可簡(jiǎn)化多載波、多標準軟件無(wú)線(xiàn)電系統的設計。這些軟件無(wú)線(xiàn)電系統需要具有數字采樣非常寬的頻率范圍，采樣高動(dòng)態(tài)范圍信號的能力，以同步接收遠、近端發(fā)射機的多種調制方式的高頻信號。同樣，先進(jìn)的雷達系統也需要提高ADC采樣率和分辨率，以改善靈敏度和精度。在滿(mǎn)足了很多應用的具體需求，ADC的主要性能有了很大提高的同時(shí)，ADC的功耗也有數量級的下降，進(jìn)一步簡(jiǎn)化了系統散熱設計和實(shí)現更小尺寸產(chǎn)品的設計。

　　在通信應用領(lǐng)域，采用單個(gè)ADC數字化整個(gè)頻段，而不是有限數量的信道，可簡(jiǎn)化接收機設計。為此，整個(gè)頻段必須在A(yíng)DC的一個(gè)奈奎斯特區覆蓋范圍內，也就是說(shuō)，采樣率(Fs)必須至少是有效頻譜帶寬(BW)的兩倍(FS ≥ 2*BW)。然而采用更高的采樣率可簡(jiǎn)化抗混疊濾波器和接收機前級的設計。例如，采用184.32Msps采樣率加高選擇性濾波器可以數字化整個(gè)75MHz GSM頻段。濾波器限制在三階，要求ADC的二次諧波失真(H2)要優(yōu)于-75dBc。如圖1所示，上限帶邊至混疊回來(lái)的第一個(gè)干擾諧波的頻率間隔僅為25.74MHz。如果采樣率提高到491.52Msps，如圖2所示，最近處的混疊鏡像可移至距帶邊140.04MHz處，從而減輕濾波器和驅動(dòng)器組合的要求。圖3所示為兩個(gè)假定的三階沙漏型濾波器的頻響。在491.52Msps的情況下，干擾至帶邊的頻率間隔增加114MHz，這樣濾波器的設計更簡(jiǎn)單，可采用更平緩衰減的濾波器，可以使用二次諧波性能指標小于23.5dB的低功耗ADC驅動(dòng)器。