ADF4108在寬帶X波段頻率合成器中的應用

　　優(yōu)化設計及仿真

　　為了實(shí)現X波段的微波頻率合成器，設計時(shí)可以選用鎖相環(huán)芯片ADF4108與外部VCO和環(huán)路濾波器來(lái)進(jìn)行設計。由于受到芯片頻帶的限制，通常在芯片基礎上需增加一個(gè)固定分頻器，通常稱(chēng)之為固定前置分頻式單環(huán)頻率合成器，以便降低鎖相環(huán)芯片RFIN的輸入頻率。該方案的具體電路結構原理如圖3所示。

　　本設計將采用另外方法即外加混頻器進(jìn)行下混頻方案，該設計保證了PLL系統中全相參且不引入前置分頻器的電源噪聲，同時(shí)還降低了的RFIN，稱(chēng)之為雙環(huán)混頻式鎖相環(huán)頻率合成器，該方案具體電路結構原理如圖4所示(圖4中R為倍頻次數)。

　　ADF4108有一個(gè)簡(jiǎn)單的SPI可兼容串聯(lián)讀寫(xiě)接口，CLK、DATA和LE可控制數據傳輸，當LE(latch enable)為高電平時(shí)，在CLK的每個(gè)上升沿，已鎖入輸入內存的24 位數將被送入合適的緩存器。該系統工作速度是納秒級。這比有幾百微秒的鎖定時(shí)間的典型系統更能滿(mǎn)足要求，從而提高了鎖相環(huán)的鎖定速度。本設計采用CPLD進(jìn)行控制，CPLD芯片中XC95288XL最快工作時(shí)間為10ns，并且具有較多的宏單元，可以快速實(shí)現對ADF4108芯片的串口控制?；祛l器選用成都亞光的HSPK68C，壓控振蕩器選用十三所的HE832K1，輸入采用進(jìn)口的100MHz晶振，其相位噪聲可達-155dBc/Hz/kHz，100MHz的晶振經(jīng)過(guò)二功分后，一路信號給梳譜發(fā)生器倍頻使其產(chǎn)生C波段信號，另外一路送ADF4108作為參考源頻率。該方案的具體電原理圖見(jiàn)圖5。