IP行業(yè)，面臨新挑戰

半導體知識產(chǎn)權 (IP) 市場(chǎng)的成功需要的不僅僅是大量的 RTL。新的進(jìn)步要求一個(gè)完整的設計、實(shí)施和驗證團隊，這限制了在這個(gè)市場(chǎng)上競爭的公司數量。

自 1990 年代首次引入該概念以來(lái)，構成IP 塊的內容發(fā)生了重大變化。最初只是按原樣交付的一塊RTL（寄存器傳輸級），現在已經(jīng)發(fā)展到包括復雜的功能，通常涉及硬件和軟件、模擬和數字、驗證套件、綜合腳本等等。許多人最初沒(méi)有意識到的是，這并不是所承諾的“一次設計/隨處使用”范式，因為每個(gè)“隨處”都略有不同。

隨著(zhù)行業(yè)通過(guò)小芯片遷移到下一個(gè)復雜級別，將需要更多模型、可交付成果和抵押品，尤其是當 IP 和小芯片變得更加不透明時(shí)。他們幾乎肯定會(huì )被要求制造這些小芯片并使其可用于評估，這也需要設計某種形式的基板或中介層。

它需要開(kāi)發(fā)人員和集成商之間越來(lái)越多的信任?！霸缙?IP 的行為非常集中，單一的固定功能，”Achronix 技術(shù)副總裁 Raymond Nijssen 說(shuō)?！斑@相對簡(jiǎn)單，也相對容易理解?？爝M(jìn)到我們現在所在的位置。你得到了這些巨大的可交付成果。趨勢是 IP 塊繼續變得更大、更復雜，也更像黑盒。黑匣子意味著(zhù)隨著(zhù)事物的增長(cháng)，你與它的互動(dòng)僅限于外殼，再加上一點(diǎn)點(diǎn)進(jìn)入它，但你對那個(gè) IP 內部發(fā)生的事情的了解越來(lái)越少。這是一個(gè)很大的范式轉變。我面臨的情況是，我對里面的內容了解得越來(lái)越少，我必須越來(lái)越依賴(lài)我的 IP 供應商來(lái)驗證它?！?/p>

過(guò)去，有人認為集成商可以自己開(kāi)發(fā) IP?！叭绻蛻?hù)擁有開(kāi)發(fā)相同功能的專(zhuān)業(yè)知識，那么他們購買(mǎi) IP 的主要原因之一是承諾加快上市時(shí)間，”接口 IP 產(chǎn)品營(yíng)銷(xiāo)組總監 Arif Khan 說(shuō)。節奏?！盀榱俗龅竭@一點(diǎn)，他們希望有好的解決方案能夠盡可能輕松地集成和驗證 IP?！?/p>

這并不像聽(tīng)起來(lái)那么簡(jiǎn)單。Quadric工程副總裁 Dhanendra Jani 表示：“成功設計和交付 IP 塊需要從一開(kāi)始就采取有目的的方法，并計劃向數十個(gè)客戶(hù)交付完全相同的 IP 核?！?“IP 行業(yè)的核心原則是重用。這意味著(zhù)一遍又一遍地重復交付相同的塊，這意味著(zhù)規劃一個(gè)設計元素用于不同的系統架構、不同的細分市場(chǎng)、不同的條件?！?/p>

這就是一些公司出錯的地方?！癐P 業(yè)務(wù)中的一句古老格言是，'在交付 10 次之前，它不是真正的 IP，'”Quadric 首席營(yíng)銷(xiāo)官 Steve Roddy 說(shuō)?！斑@句俗語(yǔ)體現了這樣一個(gè)現實(shí)，即商業(yè)級 IP 的穩健驗證、建模、打包、文檔和設計支持遠比在您自己的團隊中為一個(gè) SoC 設計中的設計塊準備流片復雜得多。我們經(jīng)?？吹桨雽w初創(chuàng )公司的初始芯片設計失敗，然后突然“轉向”知識產(chǎn)權許可。這些公司然后努力交付和支持許可客戶(hù)，因為最初失敗的芯片設計從未考慮過(guò)不同的 SoC 用例、工藝技術(shù)或系統環(huán)境。

但它開(kāi)始變得更加困難?！坝捎诠こ叹褪枪こ?，您不能坐等 IP 成熟，”Achronix 的 Nijssen 說(shuō)?！暗侥菚r(shí)你將無(wú)法以溢價(jià)銷(xiāo)售你的產(chǎn)品。如果你不打算等待最新版本的 PCIe 成熟，你能做的最好的事情就是使用 PCI Gen 3 或 Gen 4。那么你的客戶(hù)就不會(huì )再購買(mǎi)你的產(chǎn)品了。您必須處于最前沿并且您必須接受該 IP 中存在錯誤、勘誤表或規范更改，或者可能存在集成問(wèn)題，當您將其與其他 IP 集成時(shí)，某些內容沒(méi)有得到很好的理解”

不僅僅是功能

隨著(zhù) IP 塊變得越來(lái)越大和越來(lái)越不透明，集成商越來(lái)越難以接受為該塊執行后端任務(wù)。一個(gè)這樣的例子涉及測試接口（見(jiàn)圖 1），現在需要將其集成到系統中。

“客戶(hù)期望完全集成的控制器和 PHY 子系統，支持可測試性和大批量制造測試，”Cadence 的 Khan 說(shuō)?！半S著(zhù) IP 復雜性和相關(guān)物理尺寸的增長(cháng)，IP 用戶(hù)需要能夠簡(jiǎn)化集成的交付。盡管 PHY 開(kāi)發(fā)和協(xié)議控制器開(kāi)發(fā)傳統上由不同的團隊完成，但由于每個(gè)學(xué)科所需的專(zhuān)業(yè)知識不同，組合交付展示了所有成分同步協(xié)同工作，消除了在用戶(hù)站點(diǎn)集成期間的錯誤區域。默認情況下，生產(chǎn)質(zhì)量測試向量有望保證高效的大批量生產(chǎn)?！?/p>

圖 1：高級集成和測試

這擴展到其他接口，例如監控和調試接口。監控可能包括保持芯片在定義參數內運行所必需的熱傳感器。隨著(zhù)行業(yè)向小芯片遷移，一些標準也必須推進(jìn)。

“有一個(gè)新標準IEEE 1838搭載在1149.1上，即 TAP 接口，它是一個(gè)串行接口，”西門(mén)子 EDA的 Tessent 產(chǎn)品經(jīng)理 Vidya Neerkundar 說(shuō)?！八x了一個(gè) primary tap和一個(gè)secondary tap。如果你想將 die 堆疊在一起，那么secondary tap將與下一個(gè) die 上的 primary tap 對話(huà)?！?/p>

即便是未加固的IP，也能密切參與到整個(gè)開(kāi)發(fā)流程中。Guillaume Boillet 說(shuō)：“NoC 配置器著(zhù)眼于您需要連接什么以及您期望的性能水平，以及定義您的啟動(dòng)器和目標將放置在您的子系統或 SoC 中的位置的高級平面圖?！?， Arteris IP產(chǎn)品管理和戰略營(yíng)銷(xiāo)高級總監?！拔覀儽仨毺嵘鞒?，以便架構能夠簡(jiǎn)潔地表達需求并探索不同的替代方案。它正在擴展跨域并向后端擴展。在最新的技術(shù)節點(diǎn)上，你不能只希望你的拓撲會(huì )好起來(lái)?！?/p>

嵌入式 FPGA和硬化塊也有類(lèi)似的問(wèn)題?！柏浖苌系臇|西很難滿(mǎn)足多個(gè)用戶(hù)的需求，因為他們每個(gè)人可能需要不同的尺寸，因為平面圖，”Nijssen 說(shuō)?！盎蛘咚麄兛赡芟胍嗷蚋俚馁Y源，或者他們使用資源的方式不同。有許多使用模型，這將轉化為電源建模。如果我以不同的頻率運行它們，那么從功耗和散熱的角度來(lái)看，我必須擔心不同的事情?！?/p>

越來(lái)越多的設計和實(shí)施變得特定于工作負載?！拔覀兲峁┝艘粋€(gè)環(huán)境，客戶(hù)可以在其中以非常簡(jiǎn)潔的格式表達來(lái)自不同發(fā)起者的流量的特征，并且連同 SystemC 模型，我們能夠模擬和顯示瓶頸可能在哪里，” Arteris的Boillet說(shuō)?！翱蛻?hù)可以通過(guò)他們自己的工作負載來(lái)增加它。當您開(kāi)始考慮非相干 NoC 時(shí)，這一點(diǎn)甚至更為重要，因為期望有足夠的帶寬來(lái)進(jìn)行通信，而且當您使用相干互連來(lái)評估緩存的正確配置時(shí)，您的維度、不同的偵聽(tīng)功能等。為此，您需要非常準確地了解您的工作量?！?/p>

模型是內部特征必須向外部反映的方式。Ansys產(chǎn)品營(yíng)銷(xiāo)總監 Marc Swinnen 表示：“模型已經(jīng)存在很長(cháng)時(shí)間了，但越來(lái)越多的模型是多物理場(chǎng)模型并解決新的物理效應問(wèn)題”. “這不僅僅是時(shí)序和性能，還有熱效應、功率效應、由于通過(guò)電源的低頻相互作用引起的信號完整性效應、安全方面等等。信號完整性模型本質(zhì)上是電磁的，特別是對于高頻互連，因此如果您要與 RF 芯片和數字進(jìn)行異構集成，您將需要對這些線(xiàn)路進(jìn)行電磁建模。甚至內插器上的數字線(xiàn)也必須進(jìn)行電磁建模，因為它們與芯片線(xiàn)相比非常長(cháng)。雖然只有幾毫米長(cháng)，但它們實(shí)際上是傳輸線(xiàn)，需要這樣建模?！?/p>

擴展到小芯片

IP 世界的一切都貫穿到小芯片，但還有一大堆補充。西門(mén)子的 Neerkundar 說(shuō)：“就像你必須為安裝在板上的不同芯片做計劃一樣，現在你必須為集成不同的小芯片做計劃?！?“今天，該行業(yè)只看到垂直整合，這意味著(zhù)小芯片都是在一家公司內創(chuàng )建的。當一家公司擁有所有這些小芯片時(shí)，他們可以相互通信，并且他們可以找出握手機制，從而明確定義規范。將來(lái)，可以從供應商 A 購買(mǎi)一個(gè)小芯片，從供應商 B 購買(mǎi)另一個(gè)小芯片，作為集成商，他們需要有一個(gè)通用協(xié)議。有一些標準正在出現。UCIe 既講協(xié)議，也講測試，它集成了它們之間的互連。

一些標準正在出現?！拔覀冃枰芮嘘P(guān)注正在出現的新協(xié)議，我們需要滿(mǎn)足遵守新協(xié)議的需求，”Boillet 說(shuō)?！盁o(wú)論是 CXL 還是 CHI，因為那是我們最終要呈現給 PHY 控制器和 PHY 的東西。這就是我們需要在第一級做的工作的范圍。但是當你開(kāi)始處理對稱(chēng)多處理器系統時(shí)，它會(huì )變得復雜得多，在這種系統中，期望不同的小芯片協(xié)同工作，并具有完全的一致性集成。在這種情況下，我們的 IP 需要發(fā)展，以便我們有一個(gè)概念，我們稱(chēng)之為分層一致性，您可以在其中配置和偵聽(tīng)從一個(gè)小芯片到下一個(gè)小芯片，反之亦然。當你挑戰極限并想讓客戶(hù)做這種事情時(shí)，

但是這些標準并沒(méi)有涵蓋所有的需求?！癠CIe 是朝這個(gè)方向邁出的第一步，因為它定義了物理接口，”Ansys 的 Swinnen 說(shuō)?！斑€需要諸如熱模型和物理模型之類(lèi)的東西。它必須包括芯片功率模型 (CPM)。例如，業(yè)界熟悉的高頻壓降，這是由于本地開(kāi)關(guān)引起的，但您也有低頻壓降。如果一個(gè)塊或小芯片激活并消耗大量功率，然后它關(guān)閉而另一個(gè)小芯片激活，您可以在這些塊之間建立共振。我們談?wù)摰氖?100 赫茲——低頻共振，其中電壓以慢波的形式上下波動(dòng)。這不是通過(guò)高頻分析捕獲的，必須通過(guò)更全面地觀(guān)察芯片來(lái)完成。我們可以為這些芯片中的每一個(gè)建模，

Nijssen 同意?！耙苍S有人想要讓我調查封裝共振的信息。你需要有 CPM 模型，這是非常依賴(lài)于上下文的。您無(wú)法提供一種模型來(lái)包含回答問(wèn)題所需的所有詳細信息，因為您需要了解使用模型。您將以什么頻率運行？你運行了多少個(gè)頻道？”

驗證挑戰

IP 范式的最大障礙始終是驗證?！熬C合驗證，考慮所有可能的系統用例，是 IP 供應商的責任，”Quadric 的 Jani 說(shuō)?！凹缮虘撝恍枰炞C系統內 IP 的正確互連，而不是重新驗證整個(gè) IP。為此，IP 提供商應提供可在客戶(hù)的 SoC 測試平臺中重復使用的集成測試和斷言檢查器。IP 提供商還應提供一個(gè)參考測試平臺，以演示 RTL 仿真中的典型使用模型。在此測試臺中支持門(mén)和電源仿真可以讓客戶(hù)通過(guò)他們選擇的工具流程、第三方庫和操作條件通過(guò)物理實(shí)現快速獲得 IP，從而實(shí)現快速產(chǎn)品化?！?/p>

IP 公司必須在驗證流程中不斷創(chuàng )新?！膀炞C IP 是與實(shí)際設計附屬品并行開(kāi)發(fā)的，”Cadence 的 Khan 說(shuō)?！盀榱私υO計的信心，我們增強了我們的設計流程，以在開(kāi)發(fā)的前硅階段和后硅階段包括更新的方法。這包括更多地使用形式驗證方法、仿真平臺和協(xié)同仿真，以及真實(shí)世界的硅測試。我們現在開(kāi)發(fā)包含整個(gè)子系統的測試芯片，并構建允許客戶(hù)在流量壓力下的真實(shí)情況下評估 IP 的平臺，同時(shí)反復執行邊界條件以確保 IP 將按預期運行。我們擁有執行這些真實(shí)世界測試的系統實(shí)驗室，并且我們向客戶(hù)提供我們的評估平臺?！?/p>

還必須考慮測試臺集成?！巴ǔ?，IP 塊帶有自己的獨立驗證環(huán)境，需要將其集成到 SoC 環(huán)境中，”Mobiveil 首席執行官 Ravi Thummarukudy 說(shuō)?！安煌?IP 供應商可能會(huì )使用不同的驗證 IP，盡管通常使用 UVM 進(jìn)行 IP 級驗證，使用 Python 或 C++ 進(jìn)行 SoC 級驗證。將 IP 級 UVM 環(huán)境的子集移植到 C 級非常乏味?！?/p>

對于高度可配置的 IP，必須自動(dòng)生成所有必要的測試平臺?！拔覀兊姆椒▽е律膳c您配置的 NoC 相對應的測試平臺，”Boillet 說(shuō)?！拔覀兊纳善鞯妮敵霾粌H僅是 RTL。它是建模、它是驗證環(huán)境、它是文檔、它是軟件——我們可以提供的一切，我們可以從 NoC 的配置中獲得?！?/p>

但是如果IP在交付后被修改了會(huì )怎樣呢？“在 RISC-V 中，幾乎每個(gè)客戶(hù)都想定制或擴展它，” Imperas Software的創(chuàng )始人兼首席執行官 Simon Davidmann 說(shuō)?！叭绻銖?Andes、Codasip 或 SiFive 獲得 IP 許可，然后更改它，你真的必須重新驗證它。這就產(chǎn)生了一個(gè)新問(wèn)題，意味著(zhù)他們需要隨附一個(gè)非常復雜的驗證環(huán)境。你如何驗證你修改的東西？可擴展性的本質(zhì)改變了商業(yè)模式。驗證環(huán)境必須是 IP 交付的基本組成部分?！?/p>

結論

IP 世界的成功不僅僅是擁有最好的設計。它是關(guān)于擁有易于集成和測試的最佳設計。這需要越來(lái)越多的工具和模型，并且越來(lái)越需要 IP 開(kāi)發(fā)商成為一家芯片公司，即使他們從不直接在市場(chǎng)上銷(xiāo)售他們的硬化 IP。

隨著(zhù) IP 塊變得更大、更復雜，某種程度的不透明性是不可避免的。但要做到這一點(diǎn)，供應商和集成商之間需要提高信任度。這將使新的知識產(chǎn)權公司更難建立自己的地位。