CAN總線(xiàn)網(wǎng)絡(luò )中為什么需要安裝終端電阻？

在詳解CAN總線(xiàn)：高速CAN總線(xiàn)和低速CAN總線(xiàn)的特性文章中，高速CAN網(wǎng)絡(luò )和低速CAN網(wǎng)絡(luò )都需要安裝終端電阻。

高速CAN網(wǎng)絡(luò )需要在CAN_H和CAN_L加終端電阻，電纜上的終端電阻應與電纜的標稱(chēng)阻抗相匹配，終端匹配電阻一般為120Ω，每個(gè)終端電阻應能消耗0.25W的功率（標準來(lái)源：ISO 11898-2:2003）。

低速CAN網(wǎng)絡(luò )的終端電阻數值不固定，Philips建議低速CAN網(wǎng)絡(luò )，一個(gè)整體的RTH和RTL終端電阻為100Ω到500Ω（每個(gè)）。整個(gè)網(wǎng)絡(luò )終端電阻可以確定如下公式：

為什么CAN總線(xiàn)網(wǎng)絡(luò )中為什么需要安裝終端電阻？主要有3方面原因：

• 提高抗干擾能力，讓高頻低能量的信號迅速走掉；

• 確?？偩€(xiàn)快速進(jìn)入隱性狀態(tài)，讓寄生電容的能量更快走掉；

• 提高信號質(zhì)量，放置在總線(xiàn)的兩端，讓反射能量降低。

1

提高抗干擾能力

CAN總線(xiàn)上的信號區分“顯性”和“隱性”兩種狀態(tài)，“顯性”對應二進(jìn)制的“邏輯0”，“隱性”對應二進(jìn)制的“邏輯1”?！帮@性”或“隱性”由CAN收發(fā)器決定，下圖為一款CAN收發(fā)器內部邏輯框圖：

總線(xiàn)“顯性”時(shí)，收發(fā)器內部Q1、Q2導通，CANH、CANL之間產(chǎn)生壓差；“隱性”時(shí)，Q1、Q2截止，CANH、CANL處于無(wú)源狀態(tài)，壓差為0。

總線(xiàn)負載時(shí)，“隱性”時(shí)差分電阻阻值很大，外部的干擾只需要極小的能量即可令總線(xiàn)進(jìn)入“顯性”（一般的收發(fā)器顯性門(mén)限最小電壓僅500mV，壓差為500mV時(shí)，總線(xiàn)就判斷為“顯性”）?？偩€(xiàn)上有差模干擾時(shí)，總線(xiàn)上就會(huì )有明顯的波動(dòng)，而這些波動(dòng)沒(méi)有地方能夠吸收掉他們，就會(huì )在總線(xiàn)上創(chuàng )造一個(gè)顯性位出來(lái)。

所以為提升總線(xiàn)隱性時(shí)的抗干擾能力，可以增加一個(gè)差分負載電阻，且阻值盡可能小，以杜絕大部分噪聲能量的影響。然而，為了避免需要過(guò)大的電流總線(xiàn)才能進(jìn)入“顯性”，阻值也不能過(guò)小。

2

確?？偩€(xiàn)盡快進(jìn)入隱性狀態(tài)

由于總線(xiàn)上不可避免的存在寄生電容，CAN總線(xiàn)數據傳輸時(shí)，“隱性”和“顯性”狀態(tài)變化會(huì )對寄生電容進(jìn)行充電和放電，若總線(xiàn)中無(wú)阻性負載，信號波形會(huì )出現“緩慢變化”的過(guò)程。如下圖所示：

將上圖放大后可發(fā)現顯性恢復到隱性的時(shí)間長(cháng)達1.44μS。在采樣點(diǎn)較高的情況下勉強能夠通信，若通信速率更高，或寄生電容更大，則很難保證通信正常。如下圖所示：

為了讓總線(xiàn)寄生電容快速放電，確?？偩€(xiàn)快速進(jìn)入隱性狀態(tài)，需要在CANH、CANL之間放置一個(gè)負載電阻。

增加一個(gè)60Ω的電阻后，從上圖中看出，顯性恢復到隱性的時(shí)間縮減到128nS，與顯性建立時(shí)間相當。

由以上的波形對比可發(fā)現，終端電阻會(huì )使總線(xiàn)更快的在“顯性”和“隱性”狀態(tài)間變化。

3

吸收反射的信號，提高信號質(zhì)量

信號在較高的轉換速率情況下，信號當信號遇到阻抗變化時(shí)，會(huì )產(chǎn)生信號反射；傳輸線(xiàn)纜橫截面的幾何結構發(fā)生變化，線(xiàn)纜的特征阻抗會(huì )隨之變化，也會(huì )造成反射。反射的信號則會(huì )返回來(lái)影響質(zhì)量，在總線(xiàn)上產(chǎn)生“振鈴”，如下圖所示：

若“振鈴”信號過(guò)大，就會(huì )影響信號質(zhì)量，甚至造成總線(xiàn)數據傳輸錯誤。

在線(xiàn)纜末端增加一個(gè)與線(xiàn)纜特征阻抗一致的終端電阻，可以將反射信號的能量吸收，避免振鈴的產(chǎn)生，如下圖所示：