1納米將成為硅基半導體工藝的終點(diǎn)？

1納米芯片代表什么?這可不是一個(gè)簡(jiǎn)單數字，其背后可能代表著(zhù)硅基半導體的終結。

不過(guò)，盡管芯片縮微化技術(shù)挑戰越來(lái)越大，但先進(jìn)芯片工藝的探索卻從未停止，即使1納米這樣已接近物理極限的芯片工藝，也被產(chǎn)業(yè)界、學(xué)術(shù)界不時(shí)曝出一些新進(jìn)展。近日，財聯(lián)社、臺灣經(jīng)濟日報就曝出，臺積電計劃在桃園龍潭建設1納米芯片工廠(chǎng)。
據悉，三星曾宣布2027年量產(chǎn)1.4nm工藝，臺積電也預計也是在2027年左右。不過(guò)，此次臺積電再次挑戰1納米，可以說(shuō)是摩爾定律物理極限的工藝節點(diǎn)。如果臺積電決定新建1納米芯片工廠(chǎng)，那么也代表其已經(jīng)開(kāi)始為1nm做規劃，且可能有相關(guān)技術(shù)突破。

ASML稱(chēng)能保障1nm工藝實(shí)現

大家都知道，高端芯片的生產(chǎn)離不開(kāi)先進(jìn)的光刻機。而1nm芯片要實(shí)現真正量產(chǎn)不僅還需要很長(cháng)時(shí)間，而且還將依賴(lài)關(guān)鍵設備，即下一代EUV光刻機。
據悉，下一代EUV光刻機必須要升級下一代的高NA(數值孔徑)標準，從現在的0.33 NA提升到0.55 NA，更高的NA意味著(zhù)更分辨率更高，是3nm之后的工藝必備的條件。
不過(guò)，對于下一代EUV光刻機的供應，全球光刻機巨頭ASML持樂(lè )觀(guān)態(tài)度。按照ASML的計劃，下一代EUV光刻機的試驗型號最快2023年就開(kāi)始出貨，2025年后達到正式量產(chǎn)能力，不過(guò)價(jià)格也不菲，售價(jià)將達到4億美元以上。
今年5月，ASML也曾發(fā)表文章稱(chēng)，現有技術(shù)可以實(shí)現 1nm 工藝，摩爾定律可繼續生效十年甚至更長(cháng)時(shí)間。
根據摩爾定律，每隔 18-24個(gè)月，封裝在微芯片上的晶體管數量便會(huì )增加一倍，芯片的性能也會(huì )隨之翻一番。不過(guò)，增加芯片面積、縮小元件尺寸以及優(yōu)化器件電路設計是實(shí)現晶體管數量翻倍的三個(gè)重要因素。
對此，ASML表示，在過(guò)去的15年里，很多創(chuàng )新方法使摩爾定律依然生效且狀況良好。從整個(gè)行業(yè)的發(fā)展路線(xiàn)來(lái)看，它們將在未來(lái)十年甚至更長(cháng)時(shí)間內讓摩爾定律繼續保持這種勢頭。
同時(shí)，ASML也指出，在元件方面，目前的技術(shù)創(chuàng )新足夠將芯片的制程推進(jìn)至至少1納米節點(diǎn)，其中包括gate-all-around FETs，nanosheet FETs，forksheet FETs，以及 complementary FETs等諸多前瞻技術(shù)。此外，光刻系統分辨率的改進(jìn)(預計每 6 年左右縮小 2 倍)和邊緣放置誤差(EPE)對精度的衡量也將進(jìn)一步推動(dòng)芯片尺寸縮小的實(shí)現。
ASML還表示，其EPE路線(xiàn)圖是全方位光刻技術(shù)的關(guān)鍵，將通過(guò)不斷改建光刻系統和發(fā)展應用產(chǎn)品(包括量測和檢測系統)來(lái)實(shí)現。
從ASML的表態(tài)來(lái)看，芯片縮微化仍然有技術(shù)發(fā)展空間，至少在光刻機設備上將有很好保障，加上通過(guò)不斷挖掘新工藝、新技術(shù)，探索新方向，1納米芯片工藝未必不可能。

挑戰1納米半導體材料——半金屬鉍

當然，除了關(guān)鍵設備光刻機之外，要想實(shí)現1納米芯片還遠遠不夠，還需從材料上尋求更大的突破。
這里也特別提一下2021年一項學(xué)術(shù)界的研究成果：半金屬鉍(Bi)。針對硅材料達到物理極限的科學(xué)界難題，麻省理工學(xué)院(MIT)的孔靜教授領(lǐng)導的一支國際聯(lián)合攻關(guān)團隊成功攻克了半導體領(lǐng)域的二維材料的連接難題，研發(fā)出半導體新材料——半金屬鉍(Bi)。這項成果直接將使晶圓的先進(jìn)制程從納米級微觀(guān)進(jìn)入到原子級。
一直以來(lái)，盡管科學(xué)界對二維材料寄予厚望，卻苦于無(wú)法解決二維材料高電阻、低電流等問(wèn)題，但使用原子級薄材料鉍(Bi)代替硅，有效地將這些2D材料連接到其他芯片元件，開(kāi)啟了一個(gè)新的研究方向。
據悉，這項研究是MIT、臺大、臺積電共同合力的成果。自2019年，這三個(gè)機構便展開(kāi)了長(cháng)達1年半的跨國合作。這個(gè)重大突破先由孔靜教授領(lǐng)導的MIT團隊發(fā)現在二維材料上搭配半金屬鉍(Bi)的電極，能大幅降低電阻并提高傳輸電流。臺積電技術(shù)研究部門(mén)則將鉍(Bi)沉積制程進(jìn)行優(yōu)化。最后，臺大團隊運用氦離子束微影系統將元件通道成功縮小至納米尺寸，終于獲得突破性的研究成果。
由此可見(jiàn)，未來(lái)，原子級薄材料將是硅基晶體管的一種有前途的替代品。
目前，1nm工藝節點(diǎn)仍處于探索階段，而全球的產(chǎn)學(xué)研各界都在進(jìn)行著(zhù)相關(guān)工藝和材料的研究。比如，IBM和三星就曾公布一種在芯片上垂直堆疊晶體管的新設計，被稱(chēng)為垂直傳輸場(chǎng)效應晶體管，也是可能突破1nm制程工藝瓶頸的技術(shù)路線(xiàn)。
因此，盡管半金屬鉍(Bi)是其中一個(gè)技術(shù)選項，但也不能保證臺積電未來(lái)量產(chǎn)時(shí)確定使用半金屬鉍，不過(guò)這也證明臺積電也很早就在1納米芯片工藝上進(jìn)行了技術(shù)布局，而半金屬鉍(Bi)對芯片工藝縮微化具有十分重要的意義。

1納米以下該怎么辦?

如果芯片工藝進(jìn)入1納米以下，量子隧穿效應大增，將形成“電子失控”，使芯片失效。這種情況下，我們該如何實(shí)現?
比利時(shí)微電子研究中心(IMEC)就曾表示，搭配全新技術(shù)，“摩爾定律要前進(jìn)多少個(gè)世代都不是問(wèn)題?！痹摍C構還表示，1nm制程2027年就可實(shí)現商業(yè)化，之后的0.7nm預計將在2029年后實(shí)現量產(chǎn)。這一預測似乎還比臺積電、三星的預測更為樂(lè )觀(guān)。
據悉，IMEC已經(jīng)與ASML在下一代EUV設備研發(fā)工作展開(kāi)深度合作，日本半導體設備廠(chǎng)商東京電子也參與其中。此外，IMEC還開(kāi)發(fā)了一種新方法，可以在采用1nm制程工藝技術(shù)構建的芯片中使用金屬互連來(lái)減輕焦耳熱效應。
對于1納米以下工藝，在2019年的Hotchips會(huì )議上，臺積電研發(fā)負責人、技術(shù)研究副總經(jīng)理黃漢森(Philip Wong)曾在演講中就談到過(guò)半導體工藝極限的問(wèn)題，且認為到了2050年，晶體管來(lái)到氫原子尺度，即0.1nm。關(guān)于未來(lái)的技術(shù)路線(xiàn)，黃漢森認為像碳納米管(1.2nm尺度)、二維層狀材料等可以將晶體管變得更快、更迷你;同時(shí)，相變內存(PRAM)、旋轉力矩轉移隨機存取內存(STT-RAM)等會(huì )直接和處理器封裝在一起，縮小體積，加快數據傳遞速度;此外還有3D堆疊封裝技術(shù)。
這里還特別提一下湖南大學(xué)團隊在2021年取得的一個(gè)創(chuàng )新研究成果。該團隊實(shí)現了超短溝道的垂直場(chǎng)效應晶體管(VFET)，溝道長(cháng)度可以縮短到0.65nm，意味著(zhù)芯片工藝，可以進(jìn)入到1nm級別，其研究的論文還登上了《Nature Electronics》。
當然，無(wú)論是1納米，還是1納米以下芯片工藝，都還停留在技術(shù)驗證階段，甚至還處在實(shí)驗室階段，離真正商業(yè)化量產(chǎn)還有很長(cháng)的距離，但毫無(wú)疑問(wèn)這些前瞻性的研究都在為1納米及以下工藝帶來(lái)了更多的希望和可能。也許，很多人對1納米及以下芯片持懷疑態(tài)度，甚至稱(chēng)“戰略性吹?！?，但毫無(wú)疑問(wèn)，從技術(shù)性原理到實(shí)際量產(chǎn)生產(chǎn)還有足夠的時(shí)間去驗證和實(shí)踐。
作者：張河勛EET電子工程專(zhuān)輯

*博客內容為網(wǎng)友個(gè)人發(fā)布，僅代表博主個(gè)人觀(guān)點(diǎn)，如有侵權請聯(lián)系工作人員刪除。