電源完整性仿真的必要性以及仿真內容解析

電源完整性（PI，PowerIntegrity)就是為板級系統提供一個(gè)穩定可靠的電源分配系統（PDS）。實(shí)質(zhì)上是要使系統在工作時(shí)，電源、地噪聲得到有效的控制，在一個(gè)很寬的頻帶范圍內為芯片提供充足的能量，并充分抑制芯片工作時(shí)所引起的電壓波動(dòng)、輻射及串擾。本文將主要談?wù)勲娫赐暾苑抡娴谋匾浴?隨著(zhù)超大規模集成電路工藝的發(fā)展，芯片工作電壓越來(lái)越低，而工作速度越來(lái)越快，功耗越來(lái)越大，單板的密度也越來(lái)越高，因此對電源供應系統在整個(gè)工作頻帶內的穩定性提出了更高的要求。

電源完整性設計的水平直接影響著(zhù)系統的性能，如整機可靠性，信噪比與誤碼率，及EMI/EMC等重要指標。板級電源通道阻抗過(guò)高和同步開(kāi)關(guān)噪聲SSN過(guò)大會(huì )帶來(lái)嚴重的電源完整性問(wèn)題，這些會(huì )給器件及系統工作穩定性帶來(lái)致命的影響。PI設計就是通過(guò)合理的平面電容、分立電容、平面分割應用確保板級電源通道阻抗滿(mǎn)足要求，確保板級電源質(zhì)量符合器件及產(chǎn)品要求，確保信號質(zhì)量及器件、產(chǎn)品穩定工作。

電源完整性PI與信號完整性SI的相互影響：從整個(gè)仿真領(lǐng)域來(lái)看，剛開(kāi)始大家都把注意力放在信號完整性上，但是實(shí)際上電源完整性和信號完整性是相互影響相互制約的。電源、地平面在供電的同時(shí)也給信號線(xiàn)提供參考回路，直接決定回流路徑，從而影響信號的完整性；同樣信號完整性的不同處理方法也會(huì )給電源系統帶來(lái)不同的沖擊，進(jìn)而影響電源的完整性設計。所以對電源完整性和信號的完整性地融會(huì )貫通是很有益處的。設計工程師在掌握了信號完整性設計方法之后，充實(shí)電源完整性設計知識顯得很有必要。

電源完整性研究的內容：電源完整性仿真的內容很多，但主要的幾個(gè)方面如下：1：板級電源通道阻抗仿真分析，在充分利用平面電容的基礎上，通過(guò)仿真分析確定旁路電容的數量、種類(lèi)、位置等，以確保板級電源通道阻抗滿(mǎn)足器件穩定工作要求。2：板級直流壓降仿真分析，確保板級電源通道滿(mǎn)足器件的壓降限制要求。3：板級諧振分析，避免板級諧振對電源質(zhì)量及EMI的致命影響等。

電源分配系統（PDS）：上圖是一張經(jīng)典的電源分配系統特性圖，相信大家都比較熟悉。從這個(gè)圖里面，我們可以將整個(gè)電源頻段分成幾部分。在低頻段，電源噪聲主要靠電源轉換芯片VRM來(lái)濾波。在幾MHZ到幾百MHZ的頻段，電源噪聲主要是由板級分立電容和PCB的電源地平面對來(lái)濾波。在高頻部分，電源噪聲主要是由PCB的電源地平面對和芯片內部的高頻電容來(lái)濾波。我們在做仿真的時(shí)候，對低頻和高頻部分的仿真精度都還不準確，真正有意義的頻段主要還是在幾MHZ到幾百MHZ這個(gè)頻段。

目標阻抗Ztarget該聊聊大家都很熟悉的目標阻抗Ztarget了。筆者認為，這個(gè)目標阻抗是電源完整性仿真里的一個(gè)有用但不精確的標準。

其中：Ztarget目標阻抗Power Supply Voltage是工作電壓Allowed Ripple 是允許的工作電壓紋波系數Current 是工作電流，目前這個(gè)值是用最大電流的1/2來(lái)替代。

大家都知道，電源測試的時(shí)候，主要是測試紋波，噪聲，但是業(yè)界目前還很難通過(guò)軟件進(jìn)行時(shí)域的紋波噪聲仿真（一些大公司已經(jīng)通過(guò)測試來(lái)建立芯片的噪聲模型，然后用這個(gè)模型直接仿真，得到的結果就是電源噪聲，但目前還處于探索階段，沒(méi)有推廣使用），而是仿真電源分配系統的電源阻抗，他們的關(guān)系可以通過(guò)V=R/I來(lái)聯(lián)系。因此如果還是仿真阻抗曲線(xiàn)的話(huà)，測試與仿真不能形成閉環(huán)。

在衡量這個(gè)阻抗曲線(xiàn)是否能滿(mǎn)足要求的時(shí)候，使用了這個(gè)目標阻抗的標準，但是仔細想想，這個(gè)標準還是有很多問(wèn)題的，比如：這里的電流多大合適？實(shí)際的單板功耗是一個(gè)動(dòng)態(tài)功耗，是不端的變的。

在單板的整個(gè)頻段范圍里，使用統一的目標阻抗值，肯定也是不合理的，應該是各個(gè)頻段，標準不一樣。 雖然有這些問(wèn)題存在，但這個(gè)標準還是很有用的，可以通過(guò)這個(gè)標準衡量電源平面的好壞。就如目前的時(shí)序計算，大家基本上都是通過(guò)公式對時(shí)序進(jìn)行計算，就是所謂的靜態(tài)時(shí)序分析。雖然這個(gè)靜態(tài)時(shí)序分析對電源波動(dòng)，ISI,SSN等問(wèn)題考慮不周到，也就是說(shuō)計算結果不準確，但用來(lái)衡量接口時(shí)序還是很有用的。因此筆者認為，目標阻抗是一個(gè)有用而不準確的標準。關(guān)于電容的資料很多，這里只做簡(jiǎn)單介紹，下次將介紹在PI仿真里面很重要的平面板電容。

電容不僅僅是電容：在頻率很高時(shí)，電容不能再被當作一個(gè)理想的電容看，而應該充分考慮到它的寄生參數效應，通常電容的寄生參數為ESR,ESL。串聯(lián)的RLC電路在f處諧振。其曲線(xiàn)如下圖。圖中f為串聯(lián)諧振頻率（SRF），在f之前為容性，而在f之后，則為感性，相當一個(gè)電感，所以在選擇濾波電容時(shí)，必須使電容器工作在諧振頻率之前。

但是也要明白一點(diǎn)，如果你只是做板級電源完整性仿真，最多考慮到1G就可以了，因為大于1G以后，要靠芯片內部的電容來(lái)濾波，在做板級仿真的時(shí)候，沒(méi)有芯片內部的模型，所以高頻部分的仿真也是不準確的。當然了，如果您有芯片內部的信息，也可以用SIWAVE等軟件做DIE-PACKAGE-BOARD的協(xié)同仿真，高頻部分也就準確了。 因此很多情況下，低頻仿真不出電源負反饋、高頻仿真不出芯片內電容, 我們不要把仿真的結果當做絕對值，可以把它當作是相對值，通過(guò)去耦電容的選擇和放置、電源和地平面的分割等方法來(lái)優(yōu)化阻抗。祝愿各位在做仿真的時(shí)候能靈活運用。