51單片機與FPGA接口的邏輯設計

在總線(xiàn)應用時(shí)，MCS-51單片機的P0口是作為地址／數據總線(xiàn)分時(shí)復用的，因此應在總線(xiàn)接口模塊中設計一個(gè)三態(tài)緩沖器，實(shí)現P0口的三態(tài)接口；又因MCS-51單片機在訪(fǎng)問(wèn)外部空間時(shí)，它的地址為16位，因此借助地址鎖存使能信號ALE在FPGA中實(shí)現高8位與低8位地址的編碼，組合成16位地址，然后再根據MCS-51單片機的讀／寫(xiě)信號，實(shí)現對FPGA的讀寫(xiě)操作。
在接口設計中，采用了VHDL語(yǔ)言實(shí)現其接口邏輯。用VHDL語(yǔ)言編寫(xiě)，往往比較方便和嚴謹，注意整個(gè)過(guò)程的邏輯思路，并且盡量避免語(yǔ)言的冗余，造成比較長(cháng)的延時(shí)。-MCS-51單片機與FPGA的通信讀寫(xiě)電路的部分程序