EEPW首頁(yè) >>
主題列表 >>
核查指令verilog
核查指令verilog 文章 進(jìn)入核查指令verilog技術(shù)社區
采用通用核查指令降低Verilog設計中命題的復雜性
- 對于集成電路設計工程師來(lái)說(shuō),把設計要點(diǎn)用命題注釋可以提高程序的可讀性,但是這會(huì )引出在綜合過(guò)程中如何利用命題,并防止對命題綜合從而影響邏輯輸出的問(wèn)題。本文比較了在Verilog 或 VHDL語(yǔ)言程序中不同的命題方法進(jìn)行硬件設計驗證的優(yōu)點(diǎn)和缺點(diǎn),所提出的白盒驗證工具能夠降低命題的復雜性。
- 關(guān)鍵字: 核查指令Verilog
共1條 1/1 1 |
核查指令verilog介紹
您好,目前還沒(méi)有人創(chuàng )建詞條核查指令verilog!
歡迎您創(chuàng )建該詞條,闡述對核查指令verilog的理解,并與今后在此搜索核查指令verilog的朋友們分享。 創(chuàng )建詞條
歡迎您創(chuàng )建該詞條,闡述對核查指令verilog的理解,并與今后在此搜索核查指令verilog的朋友們分享。 創(chuàng )建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
