全加器文章進(jìn)入全加器技術(shù)社區

用兩個(gè)全加器構成二一十進(jìn)制相減器

用兩個(gè)全加器構成二一十進(jìn)制相減器
關(guān)鍵字：全加器二一十進(jìn)制相減器

基于多數決定邏輯門(mén)的全加器電路設計

O 引言加法運算是算術(shù)運算中最基本的運算。減法、乘法、除法及地址計算這些基于加法的運算已廣泛地應用 ...
關(guān)鍵字：邏輯門(mén) 全加器電路

全加器功能及應用的仿真設計分析

摘要：加法運算是數字系統中最基本的算術(shù)運算。為了能更好地利用加法器實(shí)現減法、乘法、除法、碼制轉換等運算，提出用Multisim虛擬仿真軟件中的邏輯轉換儀、字信號發(fā)生器、邏輯分析儀，對全加器進(jìn)行功能仿真設計、轉
關(guān)鍵字：全加器仿真設計分析

基于多數決定邏輯非門(mén)的低功耗全加器設計

全加器是算術(shù)運算的基本單元，提高一位全加器的性能是提高運算器性能的重要途徑之一。首先提出多數決定邏輯非門(mén)的概念和電路設計，然后提出一種基于多數決定邏輯非門(mén)的全加器電路設計。該全加器僅由輸入電容和CMOS反向器組成，較少的管子、工作于極低電源電壓、短路電流的消除是該全加器的三個(gè)主要特征。對這種新的全加器，用PSpice進(jìn)行了晶體管級模擬。結果顯示，這種新的全加器能正確完成加法器的邏輯功能。
關(guān)鍵字：邏輯非門(mén) 低功耗全加器

一種結構簡(jiǎn)單的低壓低功耗ALU單元設計

　　1.引言　　隨著(zhù)手持式個(gè)人通訊系統等的發(fā)展，低壓低功耗高吞吐量電路的需求越來(lái)越多，因此低功耗微處理器和元件的設計已經(jīng)變成了主流。ALU是微處理器最重要的組成部分，其中全加器電路是所有運算電路的基本單元，設計低功耗快速加法器單元是獲得低功耗高速運算電路的關(guān)鍵。ALU單元的設計標準是多種多樣的，晶體管數量顯然是一個(gè)主要的關(guān)注點(diǎn)，因為它極大的影響了功能單元ALU的設計復雜性。另外兩個(gè)重要的卻又相互矛盾的因素是功耗和速度。與功耗降低相關(guān)的一個(gè)因素是電路能工作的最低電壓, 還有一個(gè)是晶體管的數量，而全加器晶
關(guān)鍵字：低功耗 ALU 微處理器全加器

等價(jià)型PG邏輯及其在加法器設計中的應用

　　摘要：全加器實(shí)現的基本原理是基于進(jìn)位傳播和進(jìn)位產(chǎn)生的PG邏輯。根據現有的PG邏輯計算公式，本文推導出一種新的等價(jià)型邏輯表達式，并驗證了其正確性。將該等價(jià)型邏輯表達式用于全加器的設計中，能夠改變原有的全加器結構，并改變布線(xiàn)通道的連線(xiàn)數目和連線(xiàn)方式。　　關(guān)鍵詞：全加器;PG邏輯;連線(xiàn);負載　　引言　　在全加器設計中運用PG邏輯是非常普遍的，本文在設計和研究全加器時(shí)，根據現有的PG邏輯公式推導出了一種新的邏輯公式，并論證了兩者之間的等價(jià)關(guān)系。這一新的公式能夠指導全加器設計中的連線(xiàn)方式，靈活更改
關(guān)鍵字：嵌入式系統單片機全加器 PG邏輯連線(xiàn) 負載放大器

共6條 1/1 1

全加器介紹

一位全加器　　全加器是能夠計算低位進(jìn)位的二進(jìn)制加法電路　　一位全加器(FA)的邏輯表達式為：　　S＝A⊕B⊕Cin 　　Co＝AB＋BCin＋ACin 　　其中A,B為要相加的數，Cin為進(jìn)位輸入；S為和，Co是進(jìn)位輸出；　　如果要實(shí)現多位加法可以進(jìn)行級聯(lián)，就是串起來(lái)使用；比如32位+32位，就需要32個(gè)全加器；這種級聯(lián)就是串行結構速度慢，如果要并行快速相加可以用超前進(jìn)位加法， [ 查看詳細 ]