<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì )展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請
EEPW首頁(yè) >> 主題列表 >> x-hdl

Verilog HDL與C語(yǔ)言的區別與聯(lián)系詳解

  • 數字電路設計工程師一般都學(xué)習過(guò)編程語(yǔ)言、數字邏輯基礎、各種EDA軟件工具的使用。就編程語(yǔ)言而言，國內外大多數學(xué)校都以C語(yǔ)言為標準，只有少部分學(xué)校使用Pascal 和Fortran。算法的描述和驗證常用C語(yǔ)言來(lái)做。例如要
  • 關(guān)鍵字： Verilog  HDL  C語(yǔ)言  詳解    

Verilog HDL獨家程序設計經(jīng)驗分享

  • 對于Verilog HDL的初學(xué)者，經(jīng)常會(huì )對語(yǔ)法中的幾個(gè)容易混淆的地方產(chǎn)生困惑。下面列出幾個(gè)常見(jiàn)問(wèn)題和解決它們的小竅門(mén)。1.“=”和“=”的區分方法前面的內容已經(jīng)從原理上解釋了阻塞(=)和非阻塞(=
  • 關(guān)鍵字： Verilog  HDL  家  程序設計    

Verilog HDL基礎教程之：程序基本結構

  • Verilog HDL是一種用于數字邏輯電路設計的語(yǔ)言。用Verilog HDL描述的電路設計就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語(yǔ)言，也是一種結構描述的語(yǔ)言。也就是說(shuō)，既可以用電路的功能描述，也可以
  • 關(guān)鍵字： Verilog  HDL  基礎教程  程序    

玩轉FPGA必備基礎

  • 通過(guò)論壇里如火如荼的FPGA DIY活動(dòng)就能看出來(lái)FPGA必然是現今的技術(shù)熱點(diǎn)之一。無(wú)論學(xué)生還是工程師都希望跨進(jìn)FPGA的大門(mén)。網(wǎng)絡(luò )上各種開(kāi)發(fā)板、培訓班更是多如牛毛，仿佛在告訴你不懂FPGA你就OUT啦。那么我們要玩轉FPGA必須具備哪些基礎知識呢?下面我們慢慢道來(lái)。
  • 關(guān)鍵字： FPGA  HDL  Altera  Xilinx  DIY  

U盤(pán)SoC的設計與實(shí)現

  • 設計和實(shí)現了U盤(pán)SoC。本系統包括USB CORE和已驗證過(guò)的CPU核、Nandflash、UDC_Control等模塊，模塊間通過(guò)總線(xiàn)進(jìn)行通信。其中USB CORE為本文設計的重點(diǎn)，用Verilog HDL語(yǔ)言實(shí)現，同時(shí)并為此設計搭建了功能完備的Modelsim仿真環(huán)境，進(jìn)行了仿真驗證。
  • 關(guān)鍵字： U盤(pán)  片上系統  USB  Verilog HDL  

電路設計模塊化與設計重利用

  • 摘要：本文主要介紹了在Cadence Board Design System上實(shí)現電路設計模塊化與設計重利用的設計方法。
    關(guān)鍵詞：Cadence Concept—HDL；原理圖；子電路；模塊化；層次化

    隨著(zhù)電路設計復雜程度的增加，設計
  • 關(guān)鍵字： Cadence Concept&mdash  HDL  原理圖  子電路  模塊化  層次化  

8位無(wú)符號數乘法運算HDL設計實(shí)例

  • 原理分析 加減乘除是運算的基礎，也是我們在小學(xué)課堂里的重點(diǎn)必修課。乘除運算雖然對于我們今天來(lái)說(shuō)還是小菜一碟，讓計算機做起來(lái)也是九牛一毛不足掛齒，但是要真探究一下計算機是如何完乘除運算的，可還真有
  • 關(guān)鍵字： HDL  8位  符號  乘法運算    

Verilog HDL語(yǔ)言在FPGA/CPLD開(kāi)發(fā)中的應用

  • 1 引言近30年來(lái)，由于微電子學(xué)和計算機科學(xué)的迅速發(fā)展，給EDA(電子設計自動(dòng)化)行業(yè)帶來(lái)了巨大的變化。特別是進(jìn)入20世紀90年代后，電子系統已經(jīng)從電路板級系統集成發(fā)展成為包括ASIC、FPGA和嵌入系統的多種模式?？梢哉f(shuō)
  • 關(guān)鍵字： Verilog  FPGA  CPLD  HDL    

基于Verilog HDL語(yǔ)言的32X8 FIFO設計

  • 摘要:介紹了FIFO的基本概念、設計方法和步驟,采用了一種新穎的讀、寫(xiě)地址寄存器和雙體存儲器的交替讀、寫(xiě)機制,實(shí)現了FIFO的基本功能,同時(shí)使本32X8 FIFO擁有可同時(shí)讀、寫(xiě)的能力,完全基于Verilog HDL語(yǔ)言實(shí)現了電路功能
  • 關(guān)鍵字： Verilog  32X8  FIFO  HDL    

基于Verilog HDL語(yǔ)言的CAN總線(xiàn)控制器設計及驗證

  • 摘要：在此利用VerilogHDL設計了一款CAN總線(xiàn)控制器，首先根據協(xié)議把整個(gè)CAN總線(xiàn)控制器劃分為接口邏輯管理、寄...
  • 關(guān)鍵字： CAN總線(xiàn)  控制器  FPGA  Verilog  HDL  

Verilog HDL設計自動(dòng)數據采集系統

  • 隨著(zhù)數字時(shí)代的到來(lái)，數字技術(shù)的應用已經(jīng)滲透到了人類(lèi)生活的各個(gè)方面。數字系統發(fā)展在很大程度上得益于器件和集成技術(shù)的發(fā)展，著(zhù)名的摩爾定律(Moores Law)的預言也在集成電路的發(fā)展過(guò)程中被印證了，數字系統的設計理
  • 關(guān)鍵字： Verilog  HDL  自動(dòng)  數據采集系統    

基于Verilog HDL語(yǔ)言的CAN總線(xiàn)控制器設計及驗證

  • 摘要：在此利用Verilog HDL設計了一款CAN總線(xiàn)控制器，首先根據協(xié)議把整個(gè)CAN總線(xiàn)控制器劃分為接口邏輯管理、寄存器邏輯和CAN核心模塊3個(gè)模塊，然后用Verilog HDL硬件描述語(yǔ)言設計了各個(gè)功能模塊，并使用Modelsim軟件
  • 關(guān)鍵字： 控制器  設計  驗證  總線(xiàn)  CAN  Verilog  HDL  語(yǔ)言  基于  

MATHWORKS推出基于MATLAB生成HDL代碼的產(chǎn)品

  • MathWorks近日宣布推出HDL Coder，該產(chǎn)品支持MATLAB 自動(dòng)生成 HDL 代碼，允許工程師利用廣泛應用的 MATLAB 語(yǔ)言實(shí)現 FPGA 和 ASIC 設計。MathWorks還宣布推出了HDL Verifier，該產(chǎn)品包含用于測試 FPGA 和 ASIC 設計的 FPGA 硬件在環(huán)功能。有了這兩個(gè)產(chǎn)品，MathWorks現在可提供利用 MATLAB 和 Simulink 進(jìn)行 HDL 代碼生成和驗證的能力。
  • 關(guān)鍵字： MathWorks  FPGA  HDL  

基于XCR3032的大容量FLASH存儲器接口設計

  • 摘要：提出一種使用Xilinx公司生產(chǎn)的低功耗CPLD芯片XCR3032來(lái)實(shí)現微控制器與大容量FLASH存儲器相接口的...
  • 關(guān)鍵字： XCR3032  FLASH存儲器  K9K1G08U0M  Verilog  HDL  

學(xué)習FPGA應注意的問(wèn)題

  • FPGA的基礎就是數字電路和HDL語(yǔ)言，想學(xué)好FPGA的人，建議床頭都有一本數字電路的書(shū)，不管是哪個(gè)版本的，這個(gè)是基礎，多了解也有助于形成硬件設計的思想。在語(yǔ)言方面，建議初學(xué)者學(xué)習Verilog語(yǔ)言，VHDL語(yǔ)言語(yǔ)法規范嚴格，調試起來(lái)很慢，Verilog語(yǔ)言容易上手，而且，一般大型企業(yè)都是用Verilog語(yǔ)言。
  • 關(guān)鍵字： 賽靈思  FPGA  HDL  
共97條 5/7 |‹ « 1 2 3 4 5 6 7 »
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>