<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> virtex-ii

基于DDS IP核及Nios II的可重構信號源設計

  •   SOPC(System on a Programmable Chip,片上可編程系統)是Altera公司提出的一種靈活、高效的SOC解決方案。它將處理器、存儲器、I/O接口、LVDS、CDR等系統設計需要的功能模塊集成到一個(gè)可編程邏輯器件上,構建一個(gè)可編程的片上系統。它具有靈活的設計方式,軟硬件可裁減、可擴充、可升級,并具備軟硬件在系統可編程的功能。SOPC的核心器件FPGA已經(jīng)發(fā)展成一種實(shí)用技術(shù),讓系統設計者把開(kāi)發(fā)新產(chǎn)品的時(shí)間和風(fēng)險降到最小。最重要的是,具有現場(chǎng)可編程性的FPGA延長(cháng)了產(chǎn)品在市場(chǎng)的存
  • 關(guān)鍵字: SOPC  DDS  Nios II  Altera  

uC/OS-II 系統的多任務(wù)看門(mén)狗設計

  •   在嵌入式系統中為提高微型機系統的可靠性和安全性, 常用的方法就是使用“看門(mén)狗”??撮T(mén)狗分硬件看門(mén)狗和軟件看門(mén)狗。硬件看門(mén)狗采用“看門(mén)狗”電路, 通過(guò)定時(shí)器, 對微型機任務(wù)即“喂狗”在運行時(shí)間上加以約束, 任務(wù)必須在最大指定時(shí)間范圍內完成, 否則重啟系統。軟件看門(mén)狗采用處理器內部定時(shí)器, 把任務(wù)的理論最大運行時(shí)間作為時(shí)間約束, 如果該任務(wù)超過(guò)了這個(gè)時(shí)間跨度, 則強制退出本次任務(wù)。上述看門(mén)狗采用的是單任務(wù)的順序機制, 容易實(shí)現。在多任
  • 關(guān)鍵字: uC/OS-II   LPC2132   

ARM7嵌入式系統在車(chē)輛調度中的應用范疇

  •   一、車(chē)輛調度系統的整體設計:   整個(gè)系統包括四個(gè)部分(1)通信主站;(2)車(chē)載從站;(3)通信鏈路。(4)系統監控部分。下面對各個(gè)部分的功能做一個(gè)簡(jiǎn)單的介紹。   (1)通信主站:完成信息的轉發(fā),它是連接系統監控部分和車(chē)載從站的紐帶,它將從系統監控部分來(lái)的信息轉發(fā)給車(chē)載從站。并且接收車(chē)載從站的信息,并將信息上傳給系統監控部分。   (2)車(chē)載從站:被監控的對象,接收監控調度命令,并可以返回自己的狀態(tài)信息。狀態(tài)信息的取得是依靠在車(chē)載從站中的GPS接收機來(lái)完成車(chē)輛位置和速度信息等的采集工作。  
  • 關(guān)鍵字: ARM7  UC/OS-II  

基于LPC2138和μC/OS II的超聲波測距系統設計

  •   引言   超聲波指向性強,能量消耗緩慢,在介質(zhì)中傳播的距離較遠,因而用于距離測量。利用超聲波檢測往往較迅速、方便、計算簡(jiǎn)單、易于實(shí)時(shí)控制,且測量精度能達到工業(yè)實(shí)用要求,因此在移動(dòng)機器人的研制中得到廣泛應用。移動(dòng)機器人要在未知和不確定環(huán)境下運行,必須具備自動(dòng)導航和避障功能。超聲波傳感器以其信息處理簡(jiǎn)單、速度快和價(jià)格低的特點(diǎn)廣泛用作移動(dòng)機器人的測距傳感器,實(shí)現避障、定位、環(huán)境建模和導航等功能。   2 系統總體設計方案   2.1 超聲波測距原理   2.1.1 超聲波發(fā)生器   超聲波為直線(xiàn)傳
  • 關(guān)鍵字: LPC2138  μC/OS II  

基于FPGA的軟件無(wú)線(xiàn)電平臺設計

  •   軟件無(wú)線(xiàn)電的出現,是無(wú)線(xiàn)電通信從模擬到數字、從固定到移動(dòng)后,由硬件到軟件的第三次變革。簡(jiǎn)單地說(shuō),軟件無(wú)線(xiàn)電就是一種基于通用硬件平臺,并通 過(guò)軟件可提供多種服務(wù)的、適應多種標準的、多頻帶多模式的、可重構可編程的無(wú)線(xiàn)電系統。軟件無(wú)線(xiàn)電的關(guān)鍵思想是,將AD(DA)盡可能靠近天線(xiàn)和用軟件來(lái) 完成盡可能多的無(wú)線(xiàn)電功能。   蜂窩移動(dòng)通信系統已經(jīng)發(fā)展到第三代,3G系統進(jìn)入商業(yè)運行一方面需要解決不同標準的系統間的兼容性;另一方 面要求系統具有高度的靈活性和擴展升級能力,軟件無(wú)線(xiàn)電技術(shù)無(wú)疑是最好的解決方案。用ASI
  • 關(guān)鍵字: FPGA  Virtex-4  PowerPC  

采用Virtex-5嵌入式三模以太網(wǎng)MAC進(jìn)行設計

  •   以太網(wǎng)是一個(gè)占據絕對優(yōu)勢的固線(xiàn)連接標準。Xilinx® Virtex™-5 以太網(wǎng)媒體接入控制器(以太網(wǎng)MAC)模塊提供了專(zhuān)用的以太網(wǎng)功能,它和 Virtex-5 RocketIO™ GTP收發(fā)器以及 SelectIO™ 技術(shù)相結合,能夠讓用戶(hù)與各種網(wǎng)絡(luò )設備進(jìn)行連接。在Virtex-5器件中,以太網(wǎng)MAC模塊作為一個(gè)硬件塊集成在FPGA內部。   在Xilinx設計環(huán)境中,以太網(wǎng)MAC是一個(gè)庫原語(yǔ),名為T(mén)EMAC。該原語(yǔ)包括一對10/100/1000 Mb
  • 關(guān)鍵字: Virtex-5  以太網(wǎng)  

利用 Virtex-5 SXT 的高性能 DSP 解決方案

  •   二十多年來(lái),FPGA 為世人提供了最靈活、適應性極強、快速的設計環(huán)境。早期的 DSP 設計人員發(fā)現,可將一種可再編程的門(mén)海用于數字信號處理。如果把內置到 FPGA 架構中的乘法器、加法器和累加單元結合起來(lái),就可以利用大規模并行計算實(shí)現有效的濾波器算法。   在未加工頻率性能方面的損失,通過(guò)并行計算得到了彌補,而且得遠大于失,可謂“失之東隅,收之桑榆”;由此獲得的 DSP 帶寬完全可與替代方案媲美。隨著(zhù)時(shí)間的推移,乘法器和加法器的實(shí)施越來(lái)越高效。1998 年,Xilinx 順理
  • 關(guān)鍵字: Virtex-5  DSP   

用于 Virtex-5 FPGA 的浮點(diǎn)接口

  •   本文介紹Virtex - 5 FXT FPGA系列浮點(diǎn)接口,賽靈思logiCORE的IP處理器單元( APU )輔助PowerPC 440嵌入式微處理器設計的IP基礎知識。   點(diǎn)擊此處下載
  • 關(guān)鍵字: Virtex-5  FPGA  

使用Virtex-5 FPGA實(shí)現LTE仿真器

  •   功能強大的可編程邏輯平臺使得Prisma Engineering公司能夠針對所有蜂窩網(wǎng)絡(luò )提供可重配置無(wú)線(xiàn)測試設備。長(cháng)期演進(jìn)(LTE)是移動(dòng)寬帶的最3GPP標準,它打破了現有蜂窩網(wǎng)絡(luò )的固有模式。LTE與前代UMTS和GSM標準相比,除采用高頻譜效率的射頻技術(shù)外,其架構還得到了大幅簡(jiǎn)化。LTE系統的無(wú)線(xiàn)接入部分Node-B,是連接無(wú)線(xiàn)電和整個(gè)互聯(lián)網(wǎng)協(xié)議核心網(wǎng)絡(luò )之間的邊緣設備。這種架構無(wú)法監測和測試等效于UMTS中間鏈路上的元件。必須通過(guò)無(wú)線(xiàn)電接口,才能有效地測試LTE網(wǎng)絡(luò )元件。   這正是Prisma
  • 關(guān)鍵字: Virtex-5  FPGA  仿真器  

基于Virtex-5的3.125G串行傳輸系統的設計與驗證

  •   1 引言   隨著(zhù)電子系統的不斷發(fā)展,芯片間以及板間的數據傳輸需求也在不斷增長(cháng),傳統的單端并行數據傳輸模式早已不能滿(mǎn)足現在高帶寬應用的要求。USB 3.0、SATA 3.0、PCI-E 2.0等新串行規范的發(fā)布以及更高速的串并/并串轉換單元(SERDES)芯片的推出更是引起了業(yè)界對高速差分串行數據傳輸的無(wú)限憧憬。為了解決下一代無(wú)線(xiàn)通信基站中多天線(xiàn)(MIMO)信號處理所帶來(lái)的巨大數據吞吐量要求,本文基于Virtex-5 FPGA的GTP單元給出了一種在高級電信計算架構(ATCA)機箱內實(shí)現單對差分線(xiàn)進(jìn)
  • 關(guān)鍵字: FPGA  Virtex-5  

基于Virtex-5平臺的真隨機數發(fā)生器的設計實(shí)現

  •   真隨機數發(fā)生器(TRNG)在統計學(xué)、信息安全等領(lǐng)域有著(zhù)廣泛的應用。在這些領(lǐng)域中,不僅要求數據序列分布均勻、彼此獨立,而且要求其具有不可預測性,能夠抵御針對隨機性的攻擊。B.Sunar,W.J.Martin和D.R.Stinson提出,真隨機數發(fā)生器的性能受3個(gè)因素的影響:熵源(Entropy Source),采集方式(Harvesting Mechanism)和后續處理(Post-Processing)。在電路系統中最常見(jiàn)的三種真隨機數產(chǎn)生方法為:1)直接放大法:放大電路中的電阻熱噪聲等物理噪聲,通過(guò)
  • 關(guān)鍵字: FPGA  Virtex-5  隨機數發(fā)生器  

【從零開(kāi)始走進(jìn)FPGA】美好開(kāi)始——我流啊流啊流

  •   按照基于Windows的語(yǔ)言(C、C++、C#)等編程語(yǔ)言的初學(xué)入門(mén)教程,第一個(gè)歷程應該是“Hello World!”的例程。但由于硬件上的驅動(dòng)難易程度,此例程將在在后續章程中推出。硬件工程師學(xué)習開(kāi)發(fā)板的第一個(gè)例程:流水燈,一切美好的開(kāi)始。   本章將會(huì )在設計代碼的同時(shí),講解Quartus II 軟件的使用,后續章節中只講軟件的思想,以及解決方案,不再做過(guò)多的累贅描述。   一、Step By Step 建立第一個(gè)工程   (1)建立第一個(gè)工程,File-New-New
  • 關(guān)鍵字: FPGA  Quartus II  

邏輯分析儀我也DIY (一)

  •   這年頭什么不可以DIY,不管是Quartus II的SignalTap II還是ISE的ChipScope我玩的都不過(guò)癮,單板邏輯分析儀公司里有,但咱家里可配不起。那怎么辦?自己動(dòng)手DIY,呵呵,特權同學(xué)的突發(fā)奇想,給手中的EP1C3T144下個(gè)了有趣的任務(wù)。   昨晚初步定了功能以及模塊劃分,加上今晚,基本的一個(gè)功能上板子調試了一下,初步效果,呵呵,不過(guò)話(huà)說(shuō)回來(lái),還有很多工作要做,這只是萬(wàn)里長(cháng)征第一步,有空慢慢把這個(gè)有趣的任務(wù)繼續到底!   上圖:         &n
  • 關(guān)鍵字: 邏輯分析儀  Quartus II  SignalTap II  

經(jīng)典再續:μC/OS-III

  •   μC/OS-III相比于μC/OS-II做了很多的改進(jìn),是一款全新的內核,在效率方面有了很大提升,并且支持任務(wù)的時(shí)間片輪轉調度,摒棄了一些不必要的內容,如消息郵箱,對于熟悉μC/OS-II的工程師來(lái)說(shuō),上手μC/OS-III還是比較容易的,先來(lái)了解一下μC/OS-III做了哪些具體的改進(jìn)。   一、時(shí)鐘節拍的改進(jìn)   在RTOS中,任務(wù)可通過(guò)調用延時(shí)函數(如OSTimeDly( )函數)將自己延時(shí)掛起一段時(shí)間,任務(wù)在延時(shí)的過(guò)程中會(huì )釋放CPU,延時(shí)的任務(wù)不占用寶貴的CP
  • 關(guān)鍵字: RTOS  μC/OS-III  μC/OS-II  

【從零開(kāi)始走進(jìn)FPGA】創(chuàng )造平臺——Quartus II 11.0 套件安裝指南

  •   一、Altera Quartus II 11.0套件介紹   所謂巧婦難為無(wú)米之炊,再強的軟硬件功底,再多的思維創(chuàng )造力,沒(méi)有軟件的平臺,也只是徒勞。因此,一切創(chuàng )造的平臺——Quartus II 軟件安裝,由零開(kāi)啟的世界,便從此開(kāi)始。   自從Bingo 2009年開(kāi)始接觸FPGA,Quartus II 版本的軟件從n年前的5.1版本到今天的最新發(fā)布的11.0,都使用過(guò);當然對于軟件核心構架而言,萬(wàn)變不離其宗。雖然多多少少有點(diǎn)bug,但這10多個(gè)版本發(fā)展到了現在,能看到Alt
  • 關(guān)鍵字: FPGA  Quartus II   
共622條 6/42 |‹ « 4 5 6 7 8 9 10 11 12 13 » ›|

virtex-ii介紹

您好,目前還沒(méi)有人創(chuàng )建詞條virtex-ii!
歡迎您創(chuàng )建該詞條,闡述對virtex-ii的理解,并與今后在此搜索virtex-ii的朋友們分享。    創(chuàng )建詞條

相關(guān)主題

熱門(mén)主題

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>