EEPW首頁(yè) >>
主題列表 >>
ml-18v3
ml-18v3 文章 進(jìn)入ml-18v3技術(shù)社區
賽靈思推出新型完整FPGA解決方案 簡(jiǎn)化存儲器接口設計
- 全球可編程解決方案領(lǐng)導廠(chǎng)商賽靈思公司日前宣布推出支持DDR2?SDRAM接口的低成本Spartan-3A?FPGA開(kāi)發(fā)套件、支持多種高性能存儲器接口(I/Fs)的Virtex-5?FPGA?開(kāi)發(fā)平臺(ML-561)?，以及存儲器接口生成器(MIG)軟件1.7版本。這些完整的解決方案使FPGA用戶(hù)能夠快速實(shí)施并驗證在不同數據速率和總線(xiàn)寬度下的專(zhuān)用存儲器接口設計，從而加快產(chǎn)品的上市時(shí)間?！ ∵@些包括器件特性描述、數據輸入電路以及存儲器控制器的解決方案，均已
- 關(guān)鍵字： Xilinx FPGA ML-561
基于ML2035低頻正弦信號發(fā)生器的設計
- 摘要： 在電子和通信產(chǎn)品中往往需要高精度的正弦信號， 而傳統的正弦信號發(fā)生器在輸出低頻時(shí)往往頻率穩定度和精度等指標都不高。而Micr o Linear 公司的ML2035 是一款運用直接數字合成技術(shù)( DDS) 研制的正弦信號發(fā)生
- 關(guān)鍵字： 2035 ML 低頻 正弦信號發(fā)生器
ml-18v3介紹
您好，目前還沒(méi)有人創(chuàng )建詞條ml-18v3!
歡迎您創(chuàng )建該詞條，闡述對ml-18v3的理解，并與今后在此搜索ml-18v3的朋友們分享。 創(chuàng )建詞條
歡迎您創(chuàng )建該詞條，闡述對ml-18v3的理解，并與今后在此搜索ml-18v3的朋友們分享。 創(chuàng )建詞條
ml-18v3電路
ml-18v3資料下載
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473