<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> fpga-pwm

SYNPLICITY為ALTERA的CYCLONE III FPGA提供低成本優(yōu)勢

  • 領(lǐng)先的半導體設計與驗證軟件供應商 Synplicity 公司日前宣布即將為 Altera 公司的低成本 Cyclone III FPGA 提供支持。Synplicity 對其 Synplify Pro? FPGA 綜合軟件進(jìn)行了優(yōu)化,從而提供了更為快速而簡(jiǎn)便易用的解決方案,使 Cyclone III 客戶(hù)能夠迅速實(shí)現時(shí)序目標,并通過(guò)優(yōu)化面積利用來(lái)節約成本。這兩家公司保持長(cháng)期的合作伙伴關(guān)系,并在產(chǎn)品開(kāi)發(fā)過(guò)程中密切配合,從而快速實(shí)現了Synplify Pro 軟件的優(yōu)化。根據雙方合作,Altera 在產(chǎn)品公開(kāi)
  • 關(guān)鍵字: ALTERA  CYCLONE  FPGA  III  SYNPLICITY  

Altera發(fā)售業(yè)界首款65nm低成本FPGA

  • Cyclone III FPGA前所未有地同時(shí)實(shí)現了低功耗、低成本和高性能,適合無(wú)線(xiàn)通信、視頻、顯示等其他對成本敏感的應用。 2007年3月20號,北京——Altera公司今天宣布,開(kāi)始發(fā)售業(yè)界的首款65nm低成本FPGA——Cyclone III系列。Cyclone III FPGA比競爭FPGA的功耗低75%,含有5K至120K邏輯單元(LE),288個(gè)數字信號處理(DSP)乘法器,存儲器達到4Mbits。Cyclone III系列比前一代產(chǎn)品每邏輯單元成本降低20%,使設計人員能夠更多地在成本敏感
  • 關(guān)鍵字: Altera  FPGA  單片機  嵌入式系統  

ARM發(fā)布首款專(zhuān)門(mén)針對FPGA而優(yōu)化的處理器,擴展Cortex系列

  • 日前,ARM公司今天發(fā)布了第一款專(zhuān)門(mén)針對FPGA應用而優(yōu)化的ARM? Cortex?-M1處理器。ARM Cortex-M1處理器擴展了ARM Cortex處理器系列,可幫助OEM廠(chǎng)商在一個(gè)通用架構下對不同性能需求進(jìn)行標準化。Actel作為一家核心合作伙伴已與ARM緊密合作,并成為首個(gè)獲得授權可為其FPGA客戶(hù)提供Cortex-M1處理器的公司。 2007年4月2日至5日在美國加利福尼亞州圣何塞舉行的嵌入式系統大會(huì )(Embedded Systems Conference)上, ARM和Actel將共同展
  • 關(guān)鍵字: ARM  Cortex系列  FPGA  單片機  嵌入式系統  

賽靈思公司新推VIRTEX-5協(xié)議包

  •   賽靈思公司(Xilinx, Inc.)宣布推出用于其65nm Virtex-5系列 FPGA的PCI Express®、千兆以太網(wǎng)和XAUI協(xié)議包。同時(shí),賽靈思公司還發(fā)布了針對SONET OC-48/SDH STM-16 和 CPRI(通用公共無(wú)線(xiàn)電接口)的特定協(xié)議特性描述報告。每一項標準協(xié)議包都包括針對特定協(xié)議物理層的特性描述報告、互操作性和兼容性報告、IP內核以及技術(shù)文檔,支持用戶(hù)高效且低風(fēng)險地在Virtex™-5 FPGA中實(shí)現標準的高速串行協(xié)議。   “賽靈思公司不僅僅提
  • 關(guān)鍵字: FPGA  VIRTEX-5  單片機  嵌入式系統  賽靈思  

實(shí)時(shí)調試與驗證解決FPGA開(kāi)發(fā)的關(guān)鍵瓶

  •   在嵌入式系統設計中的各種硬件核心中,隨著(zhù)FPGA門(mén)數的增多和速度的加快,EDA開(kāi)發(fā)工具越來(lái)越高效,更具便利性和靈活性的FPGA無(wú)疑是當前系統設計中的熱門(mén)選擇。而隨著(zhù)FPGA設計的完善程度和復雜程度不斷增長(cháng),產(chǎn)品開(kāi)發(fā)周期的限制,調試驗證的重要性愈發(fā)突出。對此熱點(diǎn)話(huà)題,筆者特別采訪(fǎng)了泰克邏輯分析儀市場(chǎng)策略經(jīng)理Mike Juliana先生,請他就FPGA的設計和驗證做出專(zhuān)門(mén)闡述。   FPGA開(kāi)發(fā)流程包括設計階段和調試階段,設計階段的任務(wù)是設計錄入、設計實(shí)施、仿真,調試和驗證階段的任務(wù)是在線(xiàn)驗證檢驗設計,
  • 關(guān)鍵字: FPGA  單片機  嵌入式系統  

USB2.0虛擬邏輯分析儀的設計與實(shí)現

  • 摘 要:本文介紹了一種基于FPGA的USB2.0高速、低成本的虛擬邏輯分析儀的設計原理與實(shí)現方法。重點(diǎn)介紹了邏輯分析儀的觸發(fā)方式設計以及利用CP2102芯片構建USB接口、實(shí)現系統與PC通信的方法。關(guān)鍵詞:虛擬邏輯分析儀;FPGA;觸發(fā)設計;USB2.0;CP2102 引言傳統的邏輯分析儀體積龐大、價(jià)格昂貴、通道數目有限,并且在數據采集、傳輸、存儲、顯示等方面存在諸多限制,在很大程度上影響了其在實(shí)際中的應用。選用高性能的FPGA芯片進(jìn)行數據處理,充分利用PC的強大處理功能,配合LabView圖形化語(yǔ)言開(kāi)
  • 關(guān)鍵字: CP2102  FPGA  USB2.0  測量  測試  觸發(fā)設計  虛擬邏輯分析儀  

FPGA多樣化平臺延伸應用空間

  •   不同于其他半導體產(chǎn)品,FPGA(現場(chǎng)可編程門(mén)陣列)產(chǎn)業(yè)近幾年增長(cháng)速度一直都快于半導體行業(yè)的增長(cháng)速度。Gartner Dataquest預測,2010年FPGA和其他可編程邏輯器件(PLD)市場(chǎng)將增長(cháng)到67億美元。隨著(zhù)半導體工藝技術(shù)的提高,FPGA開(kāi)始顯現出成本低、靈活性及升級容易的優(yōu)勢,應用領(lǐng)域不斷擴張,FPGA也呈現多樣化來(lái)滿(mǎn)足變化多端的需求。從FPGA主力廠(chǎng)商的舉措看出,65nm器件及提供高性能與低成本的多樣化應用平臺成為這一時(shí)期的關(guān)鍵詞。   65nm工藝提升FPGA競爭力   在當今
  • 關(guān)鍵字: FPGA  單片機  多樣化平臺  嵌入式系統  應用空間  

Ittiam Systems多格式高清晰視頻解碼器引擎選用Altera Stratix II FPGA

  •   Altera宣布印度班加洛爾的DSP系統公司Ittiam Systems(www.ittiam.com)選用了業(yè)界領(lǐng)先的Stratix II FPGA系列來(lái)開(kāi)發(fā)和實(shí)現Trinity多格式高清晰視頻解碼器(MFVDEC)軟核知識產(chǎn)權(IP)。該IP內核設計用于數字電視、高清晰(HD) DVD、HD IPTV和HD機頂盒解決方案。Ittiam之所以選擇了Altera的Stratix II FPGA系列,在于其大容量、高性能以及優(yōu)異的信號
  • 關(guān)鍵字: Altera  FPGA  II  Ittiam  Stratix  Systems  單片機  嵌入式系統  視頻解碼器引擎  消費電子  消費電子  

賽靈思推出業(yè)界首個(gè)90nm非易失性FPGA解決方案

  •   賽靈思公司日前宣布推出新的 Spartan™-3AN FPGA 平臺,進(jìn)一步拓展其多平臺戰略。Spartan™-3AN FPGA 平臺是目前業(yè)界最先進(jìn)的非易失性現場(chǎng)可編程門(mén)陣列 (FPGA) 解決方案?;诔墒斓?90nm Spartan-3 系列產(chǎn)品的低成本 FPGA 架構,新平臺在單芯片解決方案中融合了 SRAM 技術(shù)以及可靠的非易失性閃存技術(shù)的性能和功能優(yōu)勢。這一新平臺提供了業(yè)界最大的用戶(hù)閃存容量和增強的安全性,專(zhuān)門(mén)針對系統集成度高或安全性非常關(guān)鍵的非易失性應用而優(yōu)化。與
  • 關(guān)鍵字: FPGA  單片機  嵌入式系統  賽靈思  

設計靈活、高性能的嵌入式系統——軟處理和IP定制同時(shí)確保靈活性和性能

  • 軟處理和IP定制能夠為同時(shí)確保靈活性和高性能提供了最佳的解決方案,將定制設計的概念和協(xié)處理帶來(lái)的性能加速...
  • 關(guān)鍵字: FPGA  硬件  時(shí)鐘  

采用FPGA IP實(shí)現DDR的讀寫(xiě)控制的設計與驗證

  • 摘要: 本文采用LatticeXP系列FPGA結合IP解決DDR RAM的讀寫(xiě)控制。并且在硬件上面進(jìn)行了實(shí)際測試。關(guān)鍵詞: 嵌入式系統;DDR RAM;FPGA;IP;LattcieXP 前言隨著(zhù)高速處理器的不斷發(fā)展,嵌入式系統應用的領(lǐng)域越來(lái)越廣泛,數字信號處理的規模也越來(lái)越大,系統中RAM規模不斷增加,比如視頻監控、圖像數據采集等領(lǐng)域,圖像處理的實(shí)時(shí)性對RAM帶寬的要求不斷增加,傳統的SDRAM在帶寬上已經(jīng)逐漸無(wú)法滿(mǎn)足應用要求,DDR SDRAM(雙倍速率SDRAM)采用在時(shí)鐘CL
  • 關(guān)鍵字: 0702_A  DDR  FPGA  IP  LattcieXP  RAM  單片機  嵌入式系統  雜志_設計天地  存儲器  

基于FPGA實(shí)現指紋識別系統及指紋采集接口*

  • 摘要: 本文以ASIC芯片為應用背景,提出了一種基于FPGA的指紋識別系統,及其采集接口的設計與實(shí)現方案,采用滑動(dòng)式指紋傳感器完成高質(zhì)量的指紋采集工作。關(guān)鍵詞: FPGA;指紋識別;滑動(dòng)式指紋傳感器 引言早在十九世紀初科學(xué)家就發(fā)現了指紋的兩個(gè)重要特征:唯一性和穩定性,這個(gè)研究成果使得指紋在犯罪鑒別中得以正式應用。20世紀60年代,隨著(zhù)計算機性能的提高和應用的增加,人們開(kāi)始使用計算機來(lái)處理指紋,自動(dòng)指紋識別系統(AFIS)在法律實(shí)施方面的研究與應用由此展開(kāi)。而近幾年,隨著(zhù)電子商務(wù)的發(fā)展
  • 關(guān)鍵字: 0702_A  FPGA  單片機  滑動(dòng)式指紋傳感器  嵌入式系統  雜志_技術(shù)長(cháng)廊  指紋識別  

用DSP實(shí)現高功率因數PWM整流器的控制

  • 1引言 PWM整流器是應用脈寬調制技術(shù)發(fā)展起來(lái)的一種新型電源變流器。其基本原理是通過(guò)控制功率開(kāi)關(guān)管的通斷狀態(tài),使整流器輸入電流接近正弦波,并且電流和電壓同相位,從而消除大部分電流諧波并使功率因數接近于1。本文采用TI公司的TMS320F240DSP對整流器實(shí)現數字控制,這一方法相對于模擬控制具有以下優(yōu)點(diǎn): 1)控制靈活在數字控制系統中,主要利用軟件算法實(shí)現控制方案,相比于模擬控制較靈活; 2)可靠性高微機系統由于采用元器件較少,信號全部采用數字處理,故受干擾小,可靠性高; 3)故障分析容
  • 關(guān)鍵字: DSP  PWM  電源技術(shù)  高功率  模擬技術(shù)  整流器  

Actel在IIC-China2007推出低功耗IGLOO FPGA與MicroTCA混合信號解決方案

  •   Actel 公司將于 2007 年 3 月 5-6 日于深圳 (展臺編號 2H02) 及 3 月 13-14 日于上海 (展臺編號 4P37) 舉行的國際集成電路研討會(huì )暨展覽會(huì ) (IIC-China) 上,重點(diǎn)展示其最新的技術(shù)產(chǎn)品 -- Actel IGLOO™ 
  • 關(guān)鍵字: Actel  FPGA  IGLOO  IIC-China2007  MicroTCA  混合信號  解決方案  

設計工具是FPGA在SoC設計中繼續應用的關(guān)鍵

  • 對于大多數使用 FPGA 的嵌入式系統設計人員來(lái)說(shuō),基于微處理器核的 SoC 結構正在成為主流。據調查,目前有五分之一的 FPGA 設計使用了軟處理器核,調查還發(fā)現大多數 FPGA 設計人員希望今后都使用軟處理器核,并渴望使用像 ARM 公司提供的處理器核解決方案。與此同時(shí),另一個(gè)與核使用增加并行的趨勢是:約四分之三的嵌入式設計都在某種程度上采用知識產(chǎn)權 (IP) 復用??傮w趨勢仍然持續轉向 FPGA 及摒棄 ASIC 發(fā)展,使用可編程邏輯技術(shù)的嵌入式項目中有 81% 是采用 FPGA器件。這對于 FPG
  • 關(guān)鍵字: FPGA  SoC  單片機  嵌入式系統  SoC  ASIC  
共7252條 466/484 |‹ « 464 465 466 467 468 469 470 471 472 473 » ›|

fpga-pwm介紹

您好,目前還沒(méi)有人創(chuàng )建詞條fpga-pwm!
歡迎您創(chuàng )建該詞條,闡述對fpga-pwm的理解,并與今后在此搜索fpga-pwm的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>