<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> fpga-pwm

基于FPGA的OQPSK解調器的設計與實(shí)現

  • 根據軟件無(wú)線(xiàn)電的思想,以FPGA器件為核心實(shí)現了OQPSK的解調,大部分功能由FPGA內部資源來(lái)實(shí)現。
  • 關(guān)鍵字: OQPSK  FPGA  解調器    

基于FPGA的多種分頻設計與實(shí)現

  • 引言   分頻器是FPGA設計中使用頻率非常高的基本單元之一。盡管目前在大部分設計中還廣泛使用集成鎖相環(huán)(如altera的PLL,Xilinx的DLL)來(lái)進(jìn)行時(shí)鐘的分頻、倍頻以及相移設計,但是,對于時(shí)鐘要求不太嚴格的設計,通過(guò)自主設計進(jìn)行時(shí)鐘分頻的實(shí)現方法仍然非常流行。首先這種方法可以節省鎖相環(huán)資源,再者,這種方式只消耗不多的邏輯單元就可以達到對時(shí)鐘操作的目的。 1 整數分頻器的設計 1.1 偶數倍分頻   偶數分頻器的實(shí)現非常簡(jiǎn)單,通過(guò)計數器計數就完全可以實(shí)現。如進(jìn)行N倍偶數分頻,就可以通過(guò)由待
  • 關(guān)鍵字: 嵌入式系統  單片機  FPGA  嵌入式  

基于FPGA的以太網(wǎng)視頻廣播接收系統的設計

  • 本文介紹了一種實(shí)用的基于FPGA的以太網(wǎng)視頻廣播接收系統,由于采用了FPGA技術(shù),使得系統結構簡(jiǎn)單,可靠性高。
  • 關(guān)鍵字: FPGA  以太網(wǎng)  視頻廣播  接收系統    

基于FPGA系統易測試性的研究

  • 引 言   現代科技對系統的可靠性提出了更高的要求,而FPGA技術(shù)在電子系統中應用已經(jīng)非常廣泛,因此FPGA易測試性就變得很重要。要獲得的FPGA內部信號十分有限、FPGA封裝和印刷電路板(PCB)電氣噪聲,這一切使得設計調試和檢驗變成設計中最困難的一個(gè)流程。另一方面,當前幾乎所有的像CPU、DSP、ASIC等高速芯片的總線(xiàn),除了提供高速并行總線(xiàn)接口外,正迅速向高速串行接口的方向發(fā)展,FPGA也不例外。每一條物理鏈路的速度從600 Mbps到10 Gbps,高速I(mǎi)/O的測試和驗證更成為傳統專(zhuān)注于FPG
  • 關(guān)鍵字: 嵌入式系統  單片機  測試  測量  FPGA  測試測量  

如何采用FPGA協(xié)處理器實(shí)現算法加速

  • 本文主要研究了代碼加速和代碼轉換到硬件協(xié)處理器的方法。
  • 關(guān)鍵字: FPGA  協(xié)處理器  算法    

基于FPGA的UARTl6550的設計

  • 1 引 言   UART(Universal Asynchronous Receiver/Transmitter,通用異步收發(fā)器)是用于控制CPU與串行設備通信的芯片,將由CPU傳送過(guò)來(lái)的并行數據轉換為輸出的串行數據流。將系統外部來(lái)的串行數據轉換為字節,供系統內部使用并行數據的器件使用。他可以在輸出的串行數據流中加人奇偶校驗位和啟停標記,并對從外部接收的數據流進(jìn)行奇偶校驗以及刪除啟停標記。常見(jiàn)UART主要有INS8250,PC16450和PCI6550,其中16550發(fā)送和接收都帶有16 B的FIFO
  • 關(guān)鍵字: 嵌入式系統  單片機  FPGA  UARTl6550  嵌入式  

基于FPGA的可擴展高速FFT處理器的設計與實(shí)現

  • 本文提出了基于FPGA實(shí)現傅里葉變換點(diǎn)數可靈活擴展的流水線(xiàn)FFT處理器的結構設計以及各功能模塊的算法實(shí)現
  • 關(guān)鍵字: FPGA  FFT  處理器    

FPGA的DSP性能揭秘

  • “今天,FPGA越來(lái)越多地應用在多種DSP中。我們預計這一趨勢在未來(lái)幾年會(huì )更加明顯?!泵绹{查機構Berkeley設計技術(shù)公司做了上述預測。以Xilinx和Altera為主的兩大FPGA廠(chǎng)商多年前就涉足了DSP應用領(lǐng)域,近一、兩年,隨著(zhù)3G通信、視頻成像等領(lǐng)域的發(fā)展,FPGA for DSP(FPGA的DSP)再次成為了熱點(diǎn)。為什么會(huì )用FPGA做DSP?Xilinx中國區運營(yíng)總經(jīng)理吳曉東從DSP的概念上進(jìn)行了分析:DSP表示數字信號處理器,也可以表示為數字信號處理—并不代表某一種芯片。實(shí)際上,數字信號處理
  • 關(guān)鍵字: 0706_A  DSP  FPGA  單片機  嵌入式系統  雜志_專(zhuān)題  

FPGA for DSP的精彩問(wèn)答

  • 問(wèn):現在DSP跟微處理器結合的情況比較多,實(shí)現DSP功能的FPGA是否也要和微處理器合作?答:現在90%以上的FPGA都運用在處理器上,這也正是FPGA這方面的優(yōu)勢。你可以用FPGA的邏輯搭建一個(gè)軟處理器,也可以選用具有內嵌硬處理器的產(chǎn)品。因此,可以很容易在FPGA上實(shí)現微處理器的性能。 問(wèn):FPGA已經(jīng)能夠實(shí)現DSP,為何還要專(zhuān)門(mén)開(kāi)發(fā)為DSP應用的FGPA?答:首先,所有的FPGA都有乘法器,如果你可以拿這些乘法器做數字信號處理,但是不是最優(yōu)化的。例如,如果你選擇Xilinx Spartan的產(chǎn)品,你
  • 關(guān)鍵字: 0706_A  DSP  FPGA  單片機  嵌入式系統  雜志_專(zhuān)題  

基于FPGA的輪詢(xún)合路的設計和實(shí)現

  • 針對高密度接口設計中基于字節處理和整包處理的轉換問(wèn)題,本文提出了分片輪詢(xún)調度和改進(jìn)式欠賬輪詢(xún)調度相結合的調度策略
  • 關(guān)鍵字: FPGA  輪詢(xún)合路    

基于FPGA的位寬可擴展多路組播復制的實(shí)現

  • 用VHDL語(yǔ)言在FPGA內部編程實(shí)現組播復制。本文介紹其實(shí)現方法,并給出了時(shí)序仿真波形。通過(guò)擴展,該設計可以支持多位寬、多路復制,因而具有較好的應用前景。
  • 關(guān)鍵字: FPGA  位寬  多路    

具有多個(gè)電壓軌的FPGA和DSP電源設計實(shí)例(二)

  • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò )家園
  • 關(guān)鍵字: DSP  電源設計  FPGA  德州儀器  

具有多個(gè)電壓軌的FPGA和DSP電源設計實(shí)例(一)

  • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò )家園
  • 關(guān)鍵字: DSP  電源設計  FPGA  

基于A(yíng)T89S51單片機的PWM專(zhuān)用信號發(fā)生器設計

基于智能PWM控制的機車(chē)制動(dòng)控制單元的設計

共7252條 461/484 |‹ « 459 460 461 462 463 464 465 466 467 468 » ›|

fpga-pwm介紹

您好,目前還沒(méi)有人創(chuàng )建詞條fpga-pwm!
歡迎您創(chuàng )建該詞條,闡述對fpga-pwm的理解,并與今后在此搜索fpga-pwm的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>