<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> fpga+arm

JPEG2000中嵌入式塊編碼的FPGA設計

  • 隨著(zhù)多媒體市場(chǎng)的迅猛發(fā)展,百萬(wàn)像素的數碼相機、各種功能強大的彩屏手機等數字消費產(chǎn)品逐漸普及。這些多媒體應用均需要處理高質(zhì)量、高分辨率的大圖像,這對存儲介質(zhì)的容量和傳輸信道的帶寬都提出了新要求。圖像壓縮的國際標準JPEG已不能滿(mǎn)足這些新的要求,而且它在低碼率時(shí)還存在著(zhù)方塊效率。因此,從1997年開(kāi)始,JPEG委員會(huì )就致力于開(kāi)發(fā)新的靜態(tài)圖像壓縮標準JPEG2000,并在2000年8月形成了最終經(jīng)濟核草案,在2000年12月使其成為了國標標準。     JPEG2000相比JPE
  • 關(guān)鍵字: FPGA  JPEG2000  單片機  嵌入式系統  

異質(zhì)多處理器芯片中的數據流核心設計

  • 異質(zhì)多處理器系統(Heterogeneous Multiprocessor)是將兩種以上不同工作性質(zhì)的處理器核心整合為一的處理器系統。它通常包含了一般用途處理器(General Purpose Processor)和特殊用途處理器(Specific Purpose Processor)。隨著(zhù)片上系統SoC(System on Chip)及相關(guān)技術(shù)的成熟,已經(jīng)可以將不同的處理器整合到一個(gè)芯片里,成為多處理器芯片。以多媒體應用為例,比較著(zhù)名的異質(zhì)多處理芯片有德州儀器公司的TMS320DSC25、TMS320D
  • 關(guān)鍵字: ARM  單片機  多處理器  嵌入式系統  數據流  

賽靈思在中國IDF上展示全球性能最高的FPGA 加速模塊

  •   賽靈思公司今天宣布將在本周舉辦的中國英特爾信息技術(shù)峰會(huì )( Intel Developer Forum China)上展示全球性能最高的FPGA加速模塊。賽靈思計算加速平臺(ACP)采用基于FPGA的加速模塊滿(mǎn)足Intel基于FPGA的前端總線(xiàn)(FSB) 的要求并且展示了完全支持FSB的可插入Intel Xeon CPU插槽的Virtex-5 FPGA 模塊。        賽靈思將展示通過(guò)Intel FSB總線(xiàn)在系統存儲器和最新的65nm Virtex&n
  • 關(guān)鍵字: FPGA  IDF  單片機  嵌入式系統  賽靈思  模塊  

Harris新視頻廣播路由器線(xiàn)路選用Altera Stratix II GX FPGA

  •   Altera公司宣布,Harris公司在最近推出的Platinum™視頻廣播路由器線(xiàn)路中采用了Stratix® II GX開(kāi)發(fā)套件和3Gbps串行數字接口(SDI)知識產(chǎn)權(IP) MegaCore®功能,使其開(kāi)發(fā)時(shí)間縮短了幾個(gè)月。   Harris廣播通信部總裁Tim Thorsteinson評論說(shuō):“Altera的SDI解決方案幫助我們節省了工程時(shí)間,保證了高清晰信號完整性。Altera為我們提供全面的開(kāi)發(fā)支持,包括高質(zhì)量MegaCore,提高了我們工程團隊的效能,使
  • 關(guān)鍵字: Altera  FPGA  Stratix  單片機  嵌入式系統  

賽靈思推出65nm FPGA Virtex-5的PCI Express開(kāi)發(fā)套件

  • 賽靈思公司宣布推出基于業(yè)界第一個(gè)列入PCI SIG集成商列表的65nm FPGA- Virtex-5的 PCI Express開(kāi)發(fā)套件。包括一個(gè)開(kāi)發(fā)套件和協(xié)議包文件在內的完全解決方案可幫助設計人員加快1-8路 PCIe 應用的設計,可幫助客戶(hù)加快通信和網(wǎng)絡(luò )、視頻和廣播、存儲和計算、工業(yè)以及航空和國防等多種市場(chǎng)應用的產(chǎn)品速度。該開(kāi)發(fā)套件為設計人員評估并放心地利用賽靈思PCI Express端點(diǎn)模塊完成設計提供了所需要的一切。 賽靈思Virtex-5 FPGA內建PCI Express端點(diǎn)模塊和低功耗3.2G
  • 關(guān)鍵字: 65nm  FPGA  Virtex-5  單片機  嵌入式系統  賽靈思  

將低成本FPGA用于視頻和圖像處理

  • FPGA已經(jīng)存在了十幾年的時(shí)間,在傳統概念中,FPGA價(jià)格昂貴,設計門(mén)檻較高,多用于通信和高端工業(yè)控制領(lǐng)域。最近幾年,低成本FPGA不斷推陳出新。半導體工藝的進(jìn)步不僅帶來(lái)FPGA成本的降低,還使其性能顯著(zhù)提升,同時(shí)不斷集成一些新的硬件資源,比如內嵌DSP塊、內嵌RAM塊、鎖相環(huán)(PLL)、高速外部存儲器接口(DDR/DDR2)、高速LVDS接口等。在A(yíng)ltera公司90nm的Cyclone II FPGA內部,還可以集成一種軟處理器Nios II及其外設,它是目前FPGA中應用最為廣泛的軟處理器系統。
  • 關(guān)鍵字: FPGA  單片機  嵌入式系統  視頻  圖像處理  

簡(jiǎn)化FPGA測試和調試

  • 引言   隨著(zhù)FPGA的設計速度、尺寸和復雜度明顯增長(cháng),使得整個(gè)設計流程中的驗證和調試成為當前FPGA系統的關(guān)鍵部分。獲得FPGA內部信號有限、FPGA封裝和印刷電路板(PCB)電氣噪聲,這一切使得設計調試和檢驗變成設計周期中最困難的流程。另一方面,幾乎當前所有的像CPU、DSP、ASIC等高速芯片的總線(xiàn),除了提供高速并行總線(xiàn)接口外,正迅速的向高速串行接口的方向發(fā)展,FPGA也不例外,每一條物理鏈路的速度從600Mbps到高達10Gbps,高速I(mǎi)O的測試和驗證更成為傳統專(zhuān)注于FPGA內部邏輯設計的設計人
  • 關(guān)鍵字: FPGA  測量  測試  

Altera FPGA在Fairlight新媒體處理引擎中替代64片DSP

  • 2007年4月10號,北京——澳大利亞悉尼的音頻產(chǎn)品系統專(zhuān)業(yè)公司Fairlight利用Altera® FPGA的靈活性以及數字信號處理(DSP)優(yōu)勢,將采用了8塊電路板和64片DSP的設計精簡(jiǎn)為一塊Stratix® FPGA PCI卡。 Fairlight首席技術(shù)官Tino Fibaek說(shuō):“我們的水晶內核(CC-1)體系結構表明,Altera FPGA在DSP功能上的性?xún)r(jià)比非常優(yōu)異。采用了Altera的開(kāi)發(fā)工具后,該項目成為我見(jiàn)過(guò)的進(jìn)展最為順利的項目。我們完成開(kāi)發(fā)所花費的時(shí)間僅是DSP
  • 關(guān)鍵字: Altera  DSP  FPGA  單片機  嵌入式系統  

MCS-51單片機與CPLD/FPGA接口邏輯設計

  • 在功能上,單片機與大規模CPLD有很強的互補性。單片機具有性能價(jià)格比高、功能靈活、易于人機對話(huà)、良好的數據處理能力濰點(diǎn);CPLD/FPGA則具有高速、高可靠以及開(kāi)發(fā)便捷、規范等優(yōu)點(diǎn)。以此兩類(lèi)器件相結合的電路結構在許多高性能儀器儀表和電子產(chǎn)品中仍將被廣泛應用。本文就單片機與CPLD/FPGA的接口方式作一簡(jiǎn)單介紹,希望對從事單片機和CPLD/FPGA研發(fā)的朋友能有所啟發(fā)。     單片機與CPLD/FPGA的接口方式一般有兩種,即總線(xiàn)方式與獨立方式,分別說(shuō)明
  • 關(guān)鍵字: CPLD/FPGA  MCS-51  單片機  邏輯設計  嵌入式系統  

Altera FPGA在Fairlight新媒體處理引擎中替代64片DSP

  •   澳大利亞悉尼的音頻產(chǎn)品系統專(zhuān)業(yè)公司Fairlight利用Altera® FPGA的靈活性以及數字信號處理(DSP)優(yōu)勢,將采用了8塊電路板和64片DSP的設計精簡(jiǎn)為一塊Stratix® FPGA PCI卡。   Fairlight首席技術(shù)官Tino Fibaek說(shuō):“我們的水晶內核(CC-1)體系結構表明,Altera FPGA在DSP功能上的性?xún)r(jià)比非常優(yōu)異。采用了Altera的開(kāi)發(fā)工具后,該項目成為我見(jiàn)過(guò)的進(jìn)展最為順利的項目。我們完成開(kāi)發(fā)所花費的時(shí)間僅是DSP器件體系結構設計的三分
  • 關(guān)鍵字: Altera  DSP  Fairlight  FPGA  單片機  嵌入式系統  

基于FPGA的簡(jiǎn)易可存儲示波器設計

  • 摘要: 本文介紹了一種基于FPGA的采樣速度60Mbit/s的雙通道簡(jiǎn)易數字示波器設計,能夠實(shí)現量程和采樣頻率的自動(dòng)調整、數據緩存、顯示以及與計算機之間的數據傳輸。關(guān)鍵詞:數據采集;數字示波器;FPGA 引言   傳統的示波器雖然功能齊全,但是體積大、重量重、成本高、等一系列問(wèn)題使應用受到了限制。有鑒于此,便攜式數字存儲采集器就應運而生,它采用了LCD顯示、高速A/D采集與轉換、ASIC芯片等新技術(shù),具有很強的實(shí)用性和巨大的市場(chǎng)潛力,也代表了當代電子測量?jì)x器的一種發(fā)展趨勢,即向功能多、體積小、重量輕、
  • 關(guān)鍵字: FPGA  測量  測試  可存儲示波器  存儲器  

ARM針對低風(fēng)險嵌入式系統軟件開(kāi)發(fā)推出RealView開(kāi)發(fā)工具套件3.1

  •   日前在美國加利福尼亞州圣何塞硅谷舉行的嵌入式系統大會(huì )上,ARM公司推出RealView®開(kāi)發(fā)工具套件3.1,再次彰顯為基于A(yíng)RM全線(xiàn)處理器產(chǎn)品的嵌入式系統軟件開(kāi)發(fā)提供業(yè)界一流集成工具的承諾。   RealView開(kāi)發(fā)工具套件3.1可改進(jìn)性能以及對ARM處理器的支持,尤其值得注意的是,它能夠更好地優(yōu)化整個(gè)Cortex™處理器系列,包括最新推出的首個(gè)專(zhuān)為FPGA的部署而開(kāi)發(fā)的Cortex-M1處理器。   RealView開(kāi)發(fā)工具套件3.1是首個(gè)支持最新Cortex-M1處理器的工
  • 關(guān)鍵字: ARM  RealView  單片機  嵌入式系統  

賽靈思為DSP優(yōu)化65nm FPGA

  • 賽靈思公司(Xilinx, Inc.)宣布開(kāi)始向市場(chǎng)交付針對高性能數字信號處理(DSP)而優(yōu)化的65nm Virtex-5 SXT現場(chǎng)可編程門(mén)陣列(FPGA)器件的首批產(chǎn)品。SXT平臺的DSP在550MHz下性能達352 GMAC,而且動(dòng)態(tài)功率較上一代90nm器件相比降低35%。Virtex-5 SXT平臺為無(wú)線(xiàn)WIMAX以及監控和廣播等高分辨率視頻等領(lǐng)域中的高性能數字信號處理應用提供了最高的DSP模塊和邏輯資源比。增強的DSP邏輯片(DSP48E)包括一個(gè)25 x 18位乘法器、一個(gè)48位第二級累加和算
  • 關(guān)鍵字: 0703_A  65nm  DSP  FPGA  單片機  嵌入式系統  雜志_業(yè)界風(fēng)云  

Altera發(fā)售業(yè)界首款65nm低成本FPGA

  •   日前,Alter宣布,利用TSMC 65nm低功耗工藝的低成本FPGA Cyclone III系列開(kāi)始發(fā)售。根據Altera廣播、汽車(chē)電子及消費電子業(yè)務(wù)部副總裁Tim Colleran的介紹,利用TSMC的工藝,Cyclone III FPGA提供豐富的邏輯、存儲器和DSP方案功能功耗更低。結合Quartus II開(kāi)發(fā)軟件7.0,Cyclone III系列在嚴格的成本和功耗預算下,以高性能滿(mǎn)足應用需求。   Altera資深營(yíng)銷(xiāo)副總裁Jordan Plofsky認為,這一系列產(chǎn)品與其他競爭對手的方案
  • 關(guān)鍵字: Altera  FPGA  單片機  嵌入式系統  

基于A(yíng)RM的家庭視頻服務(wù)器

  • 摘要: 針對家庭網(wǎng)關(guān)的最重要功能:遠程監控功能,本文設計了一個(gè)基于A(yíng)RM平臺的嵌入式家庭網(wǎng)關(guān)服務(wù)器平臺。平臺中集成了boa服務(wù)器和家庭網(wǎng)絡(luò )服務(wù)器及視頻服務(wù)器于一體,通過(guò)通用網(wǎng)關(guān)接口程序CGI,實(shí)現了遠程用戶(hù)和家庭內部網(wǎng)絡(luò )的動(dòng)態(tài)交互。本文中研究的數據信息主要是攝像頭視頻信息,采用了將視頻信息通過(guò)ActiveX控件解碼,發(fā)送的方式在HTTP瀏覽器上直接播放的方式來(lái)實(shí)現遠程傳輸(本文不論述信息家電的遠程控制部分)。關(guān)鍵詞: ARM;boa服務(wù)器;CGI;ActiveX 引言隨著(zhù)科學(xué)技術(shù)的不
  • 關(guān)鍵字: 0703_A  ActiveX  ARM  boa服務(wù)器  CGI  通訊  網(wǎng)絡(luò )  無(wú)線(xiàn)  雜志_專(zhuān)題  
共10198條 653/680 |‹ « 651 652 653 654 655 656 657 658 659 660 » ›|

fpga+arm介紹

您好,目前還沒(méi)有人創(chuàng )建詞條fpga+arm!
歡迎您創(chuàng )建該詞條,闡述對fpga+arm的理解,并與今后在此搜索fpga+arm的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>