<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> fpga ip

積分梳狀濾波器的FPGA實(shí)現

  • 本文提出了多級CIC抽取濾波器結構不僅能夠實(shí)現更寬輸入信號的任意速率的抽取,并且對帶外信號的衰減也更大。
  • 關(guān)鍵字: FPGA  積分  梳狀濾波器  

FPGA工作原理與簡(jiǎn)介

  •   FPGA工作原理與簡(jiǎn)介  如前所述,FPGA是在PAL、GAL、EPLD、CPLD等可編程器件的基礎上進(jìn)一步發(fā)展的產(chǎn)物。它是作為ASIC領(lǐng)域中的一種半定制電路而出現的,即解決了定制電路的不足,又克服了原有可編程器件門(mén)電路有限的缺點(diǎn)?! ∮捎贔PGA需要被反復燒寫(xiě),它實(shí)現組合邏輯的基本結構不可能像ASIC那樣通過(guò)固定的與非門(mén)來(lái)完成,而只能采用一種易于反復配置的結構。查找表可以很好地滿(mǎn)足這一要求,目前主流FPGA都采用了基于SRAM工藝的查找表結構,也有一些軍品和宇航級FPGA采用Flash或者熔絲與反熔
  • 關(guān)鍵字: FPGA  Xilinx  Altera  

常用FPGA/CPLD四種設計技巧

  • 常用FPGA/CPLD四種設計技巧,FPGA/CPLD的設計思想與技巧是一個(gè)非常大的話(huà)題,本文僅介紹一些常用的設計思想與技巧,包括乒乓球操作、串并轉換、流水線(xiàn)操作和數據接口的同步方法。希望本文能引起工程師們的注意,如果能有意識地利用這些原則指導日
  • 關(guān)鍵字: FPGA  CPLD  設計技巧  

可獲得IP/十進(jìn)位輸出的對數轉換電路

  • 電路的功能為了把大范圍的信號電平壓縮顯示,可使用對數電路,通常稱(chēng)對數放大器,在電氣電路中多使用以10為底的常用對數,本電路是1V/十進(jìn)位、即10倍的
  • 關(guān)鍵字: IP  對數  轉換電路  

根據TCP/IP的浮標網(wǎng)絡(luò )通信系統設計策略

  •   水聲信道匹配基礎研究是建立在水聲學(xué)、海洋物理聲學(xué)以及現代信號處理技術(shù)基礎上的新興研究領(lǐng)域。為滿(mǎn)足研究需要而構建的局部海域水聲信道測量平臺
  • 關(guān)鍵字: TCP  IP  浮標網(wǎng)絡(luò )通信  策略  

FPGA/EPLD的自上而下設計方法

  • FPGA/EPLD的自上而下設計方法,FPGA/EPLD的自上而下(Top-Down)設計方法:  傳統的設計手段是采用原理圖輸入的方式進(jìn)行的,如圖1所示。通過(guò)調用FPGA/EPLD廠(chǎng)商所提供的相應物理元件庫,在電路原理圖中繪制所設計的系統,然后通過(guò)網(wǎng)表轉換產(chǎn)生某一特
  • 關(guān)鍵字: FPGA  EPLD  自上而下  設計方法  

不斷演進(jìn)的無(wú)源光網(wǎng)絡(luò )(PON)需要FPGA設計的靈活性支持

  • FPGA技術(shù)、低成本光學(xué)器件以及無(wú)源架構都為無(wú)源光網(wǎng)絡(luò )(PON)以及這些網(wǎng)絡(luò )的演進(jìn)做出了巨大貢獻。系統級OEM廠(chǎng)商不斷發(fā)現,FPGA能夠提供技術(shù)性設計和經(jīng)濟
  • 關(guān)鍵字: FPGA  PON  無(wú)源光網(wǎng)絡(luò )  

是什么讓我成為一個(gè)厲害的工程師?

  •   傳說(shuō)中有一對美麗的紅舞鞋,穿上它,你將舞出最美麗的舞步……  正式從事電子硬件設計工作有十幾年時(shí)光了,回憶起剛接觸電子,感觸很多……雖然經(jīng)歷了很多酸甜苦辣,但也給我的生活增添了很多色彩……  第一次真正意義上的接觸電子應當算是高中的時(shí)候。當時(shí)很喜歡學(xué)校圖書(shū)館里的一份雜志,雜志名字不記得了,只記得雜志里有兩頁(yè)是關(guān)于電子制作的,當時(shí)那兩頁(yè)一直是我的最?lèi)?ài)……慢慢的積累了一些電子方面的知識,也逐漸有了自己要做一塊電路板的想法……  那時(shí)我對電子的感情用“癡迷”兩個(gè)字來(lái)形容絕不為過(guò)――因這家境不好,我每月只有不
  • 關(guān)鍵字: ARM  FPGA  

什么是LabVIEW FPGA?NI FlexRIO必須使用FPGA模塊嗎?

  • NI LabVIEW FPGA模塊可以幫助您利用LabVIEW程序框圖對一個(gè)FPGA進(jìn)行編程。在其底層,該模塊采用代碼生成技術(shù)實(shí)現圖形化開(kāi)發(fā)環(huán)境與FPGA硬件的整合。這種
  • 關(guān)鍵字: FPGA  LabVIEW  FlexRIO  模塊  

FPGA 解決方案和標準控制器內核比較

  • FPGA 解決方案和標準控制器內核比較, MicroBlaze處理器是賽靈思(Xilinx)在嵌入式開(kāi)發(fā)套件 (EDK) 中提供的兩款32位內核之一,是實(shí)現硬件加速的靈活工具。圖1是MicroBlaze的典型設計。該內核含有一個(gè)32位乘法器,但不含浮點(diǎn)單元(FPU)、桶式移位器或專(zhuān)用硬
  • 關(guān)鍵字: FPGA  方案  標準  比較  

正交相干檢波方法及FPGA的實(shí)現

  • 正交相干檢波方法及FPGA的實(shí)現,引言
    現代雷達普遍采用相參信號來(lái)進(jìn)行處理,而如何獲得高精度基帶數字正交(I,Q)信號是整個(gè)系統信號處理成敗的關(guān)鍵。傳統的做法是采用模擬相位檢波器來(lái)得到I、Q信號,其正交性能一般為:幅度平衡在2%左右,相位
  • 關(guān)鍵字: FPGA  相干檢波  方法  

基于FPGA與SDRAM的數字電視信號采集系統的設計與實(shí)現

  • 要FPGA與的數字信號采集系統??梢蕴峁┐笕萘康拇鎯臻g。提供優(yōu)秀的系統適應能力。該方案通過(guò)計算機并口實(shí)現與計算機的通信 ,但是高性能的邏輯分析儀
  • 關(guān)鍵字: SDRAM  FPGA  數字電視信號  采集系統  

扎克伯格的AI芯:高調挖角,瘋狂招人

  •   據悉國內正在熱議“缺芯”的時(shí)候,Facebook傳出正在招人,計劃自己研發(fā)AI芯片?! ∧壳?,Facebook的AI芯片團隊還處在早期的起步組建階段。就在最近,Facebook才剛剛從谷歌挖來(lái)一員大將——谷歌前芯片產(chǎn)品開(kāi)發(fā)部門(mén)負責人Shahriar Rabii跳槽,擔任Facebook副總監及芯片部分負責人一職?! 《缰暗?月19日,Facebook的第一條AI芯片招聘信息開(kāi)始在線(xiàn)上流傳。在招聘信息當中,Facebook宣布即將為招聘一名管理者(Manger)來(lái)組建“端對端SoC/ASIC固件和
  • 關(guān)鍵字: AI  FPGA  

基于DSP+FPGA+ASIC的實(shí)時(shí)圖像處理架構設計

  •   1.引言  隨著(zhù)紅外焦平面陣列技術(shù)的快速發(fā)展,紅外成像系統實(shí)現了高幀頻、高分辨率、高可靠性及微型化,在目標跟蹤、智能交通監控中得到了越來(lái)越多的應用,并向更加廣泛的軍事及民用領(lǐng)域擴展。實(shí)時(shí)紅外圖像處理系統一般會(huì )包括非均勻校正、圖像增強、圖像分割、區域特征提取、目標檢測及跟蹤等不同層次的實(shí)時(shí)圖像處理算法,由于圖像處理的數據量大,數據處理相關(guān)性高,因此實(shí)時(shí)紅外圖像處理系統必須具有強大的運算能力。目前有些紅外圖像處理系統使用FPGA實(shí)現可重構計算系統[1],運算速度快,但對于復雜算法的實(shí)現難度比較高,且靈活性
  • 關(guān)鍵字: DSP  FPGA  ASIC  

解密ZigBee IP規范:智能能源傳感網(wǎng)絡(luò )更可靠

  • 過(guò)去15年來(lái),科技公司不斷探索為無(wú)線(xiàn)感測器網(wǎng)路和其他須要利用網(wǎng)際網(wǎng)路的可連接設備開(kāi)發(fā)使用網(wǎng)際網(wǎng)路協(xié)定(IP)的軟體解決方案。近幾年,所出現最可行的
  • 關(guān)鍵字: ZigBee  IP  感測器  
共7136條 40/476 |‹ « 38 39 40 41 42 43 44 45 46 47 » ›|

fpga ip介紹

您好,目前還沒(méi)有人創(chuàng )建詞條fpga ip!
歡迎您創(chuàng )建該詞條,闡述對fpga ip的理解,并與今后在此搜索fpga ip的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>