<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> dsp+fpga

針對微控制器應用的FPGA實(shí)現

  • 當你打開(kāi)任何智能電子設備(從老式的電視遙控器到全球定位系統),會(huì )發(fā)現幾乎所有的設備都至少采用了一個(gè)微控制器(MCU),很多設備里還會(huì )有多個(gè)微控制器。MCU往往被用于專(zhuān)用的終端產(chǎn)品或設備中,它能夠很好地完成特殊任務(wù)。另一方面,PC的大腦,即微處理器被設計用于實(shí)現許多通用的功能。微控制器可用于降低成本,加固工業(yè)和自動(dòng)化應用,將其嵌入FPGA中時(shí),還可以通過(guò)重新編程迅速改變功能。這種靈活性使得單個(gè)設備可應用于接口標準不同的多個(gè)市場(chǎng)。
  • 關(guān)鍵字: 微控制器  SRAM  FPGA  

基于FPGA的高速數字隔離型串行ADC及其工程應用

  • 目前,逆變器在很多領(lǐng)域有著(zhù)越來(lái)越廣泛地應用。對逆變器的研究具有十分重要的意義和廣闊的工程應用前景。常見(jiàn)逆變技術(shù)的控制方法大致分為開(kāi)環(huán)控制的載波調制方法和閉環(huán)控制的跟蹤控制方法。跟蹤控制方法屬于閉環(huán)控制,閉環(huán)反饋中的檢測環(huán)節需要與高壓主電路相互隔離,避免高壓側電磁噪聲對控制電路的竄擾。高性能的跟蹤型逆變器對反饋量的實(shí)時(shí)性要求很高,因此要求反饋環(huán)節具有高速隔離傳輸模擬信號的能力。
  • 關(guān)鍵字: 數字隔離型  串行ADC  FPGA  工程應用  

基于FPGA的USB側音測距信號發(fā)生器設計

  • 隨著(zhù)我國航天技術(shù)的不斷進(jìn)步,深空測距技術(shù)受到越來(lái)越多的關(guān)注。在深空測距系統中,中頻信號發(fā)生器對系統性能有著(zhù)重要的意義。在USB(統一S頻段)系統中,原有的模擬電路實(shí)現的發(fā)射模塊存在性能不完善、輸入動(dòng)態(tài)范圍小、可控性能差、不能適應中心頻率大范圍變化、體積大等問(wèn)題,為了解決上述問(wèn)題,可在一個(gè)標準化通用數字調制信號發(fā)生器的平臺上,通過(guò)外圍的控制電路,實(shí)現對載波中心頻率、輸出功率、調相指數、測距音通/斷控制等參數的改變。
  • 關(guān)鍵字: PLD  USB  測距  D/A  FPGA  

FPGA系列相關(guān)圖書(shū)介紹

基于FPGA的視頻監控系統中多畫(huà)面處理器的設計

  • 近年來(lái),隨著(zhù)視頻監控系統在各個(gè)領(lǐng)域的廣泛應用,作為視頻監近系統組成之一的多畫(huà)面處理器的應用也愈來(lái)愈普遍。如使用一臺九畫(huà)面處理器,則可在一臺監視器上同時(shí)監控9個(gè)目標,只需使用一臺錄像機便可對9路視頻信號同時(shí)實(shí)時(shí)錄像。目前多畫(huà)面處理器有黑白/彩色四、九、十六畫(huà)面處理器等6種類(lèi)型。一般說(shuō)來(lái),多畫(huà)面處理器除了有畫(huà)面分割功能外,還須有視頻信號切換及報警功能。
  • 關(guān)鍵字: 處理器  FPGA  多畫(huà)面  單片機  視頻監控  設計  

可編程邏輯器件設計技巧

FPGA開(kāi)發(fā)板快速教程(二)

  • PLD是可編程邏輯器件(Programable Logic Device)的簡(jiǎn)稱(chēng),FPGA是現場(chǎng)可編程門(mén)陣列(Field Programable Gate Array)的簡(jiǎn)稱(chēng),兩者的功能基本相同,只是實(shí)現原理略有不同,所以我們有時(shí)可以忽略這兩者的區別,統稱(chēng)為可編程邏輯器件或PLD/FPGA。
  • 關(guān)鍵字: 基本教程  PLD  FPGA  可編程邏輯  

基于FPGA滑動(dòng)相關(guān)法偽碼捕獲的實(shí)現

  •   對于碼分多址的擴頻通信方式而言,只有當接收端本地偽碼與發(fā)端偽碼處于相同相位狀態(tài)時(shí),有用的信息才能被解出。因此,擴頻序列相位的捕獲與跟蹤是擴頻通信系統的關(guān)鍵,而偽碼序列相位的捕獲尤為重要?;瑒?dòng)相關(guān)法是常用的方法之一。擴頻通信系統要求實(shí)時(shí)性,以及較高的數據處理速度,這正是FPGA的優(yōu)勢。所以在擴頻通信系統中,大量應用FPGA芯片作為前級處理芯片。
  • 關(guān)鍵字: 擴頻通信  多址  FPGA  滑動(dòng)相關(guān)法  

FPGA開(kāi)發(fā)板快速教程(一)

  • FPGA在復雜邏輯電路以及數字信號處理領(lǐng)域中扮演者越來(lái)越重要的角色,SOC(片上系統)以其低功耗,高性能,低成本,高可靠性等優(yōu)點(diǎn)成為嵌入式系統的發(fā)展趨勢。作為一個(gè)簡(jiǎn)明的教程,主要宗旨是讓初學(xué)者快速地了解FPGA/SOPC(可編程片上系統)開(kāi)發(fā)的流程。目前IT技術(shù)的發(fā)展可以說(shuō)是一日千里,以本人的觀(guān)點(diǎn)來(lái)講,如果希望在電子設計領(lǐng)域有所作為,則必須具備快速掌握新技術(shù)的能力。
  • 關(guān)鍵字: SOPC  FPGA  快速教程  開(kāi)發(fā)板  

基于FPGA的數字式心率計的設計實(shí)現

  • 心率計是常用的醫學(xué)檢查設備,實(shí)時(shí)準確的心率測量在病人監控、臨床治療及體育競賽等方面都有著(zhù)廣泛的應用。心率測量包括瞬時(shí)心率測量和平均心率測量。瞬時(shí)心率不僅能夠反映心率的快慢。同時(shí)能反映心率是否勻齊;平均心率雖只能反映心率的快慢,但記錄方便,因此這兩個(gè)參數在測量時(shí)都是必要的。
  • 關(guān)鍵字: VHDL  數字式  FPGA  心率計  設計  

FPGA在無(wú)線(xiàn)網(wǎng)絡(luò )覆蓋優(yōu)化中的應用

  • Altera提供的FPGA具有豐富的邏輯,存儲器,I/O和DSP資源,另外豐富的IP核能夠幫助快速實(shí)現無(wú)線(xiàn)覆蓋優(yōu)化系統。本文主要探討移動(dòng)通信直放站和遠端射頻單元RRU的特點(diǎn),以及Altera的FPGA是如何幫助實(shí)現無(wú)線(xiàn)覆蓋優(yōu)化應用的。
  • 關(guān)鍵字: 無(wú)線(xiàn)網(wǎng)絡(luò )  覆蓋優(yōu)化  FPGA  應用  

LabVIEW FPGA代碼模塊設計(IP核)

  • 對于利用LabVIEW FPGA實(shí)現RIO目標平臺上的定制硬件的工程師與開(kāi)發(fā)人員,他們可以很容易地利用所推薦的組件設計構建適合其應用的、可復用且可擴展的代碼模塊?;谝呀?jīng)驗證的設計進(jìn)行代碼模塊開(kāi)發(fā),將使現有IP在未來(lái)應用中得到更好的復用,也可以使在不同開(kāi)發(fā)人員和內部組織之間進(jìn)行共享和交換的代碼更好服用。
  • 關(guān)鍵字: LabVIEW  代碼模塊  FPGA  IP核  

DSP的特點(diǎn)、發(fā)展趨勢與應用詳談

  •   數字化技術(shù)正在極大地改變著(zhù)我們的生活和體驗。作為數字化技術(shù)的基石,數字信號處理(DSP)技術(shù)已經(jīng)、正在、并且還將在其中扮演一個(gè)不可或缺的角色。DSP的核心是算法與實(shí)現,越來(lái)越多的人正在認識、熟悉和使用它。因此,理性地評價(jià)DSP器件的優(yōu)缺點(diǎn),及時(shí)了解DSP的現狀以及發(fā)展趨勢,正確使用DSP芯片,才有可能真正發(fā)揮出DSP的作用。
  • 關(guān)鍵字: DSP;  發(fā)展趨勢  

Virtex-II系列應用指南

  • 本應用指南闡述了如何設計面向 Virtex?芯片的功率分配系統。涵蓋了功率分配系統和旁路電容或去耦電容的基本原理。文中介紹了設計和驗證功率分配系統的具體步驟和過(guò)程。最后一個(gè)部分討論了產(chǎn)生電源噪聲的其他原因,并提出了解決方案。
  • 關(guān)鍵字: Virtex-II系列  應用指南  FPGA  

基于FPGA的通用開(kāi)關(guān)電源控制器硬件模擬開(kāi)發(fā)平臺的設計與實(shí)現

  • 隨著(zhù)電力電子技術(shù)的發(fā)展,離線(xiàn)開(kāi)關(guān)電源在人們的日常生活中得到了日益廣泛的應用。在開(kāi)關(guān)電源領(lǐng)域,各大半導體廠(chǎng)商對開(kāi)關(guān)電源控制芯片的競爭也日趨激烈。因此,縮短控制芯片的開(kāi)發(fā)周期及新產(chǎn)品的上市時(shí)間,是提高其競爭力的關(guān)鍵因素。
  • 關(guān)鍵字: 電源控制  離線(xiàn)開(kāi)關(guān)電源  FPGA  
共9902條 72/661 |‹ « 70 71 72 73 74 75 76 77 78 79 » ›|

dsp+fpga介紹

您好,目前還沒(méi)有人創(chuàng )建詞條dsp+fpga!
歡迎您創(chuàng )建該詞條,闡述對dsp+fpga的理解,并與今后在此搜索dsp+fpga的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

DSP+FPGA    樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>