EEPW首頁(yè) >>
主題列表 >>
int4
int4 文章 進(jìn)入int4技術(shù)社區
賽靈思器件上的 INT4 優(yōu)化卷積神經(jīng)網(wǎng)絡(luò )（2）
- 接上期http://dyxdggzs.com/article/202009/418351.htm賽靈思 DSP 片上的 INT4 優(yōu)化使用 DSP 硬件資源可實(shí)現乘法和累加 (MAC) 占用硬件資源較少。經(jīng)優(yōu)化后，DSP 能夠在 16nm 或 28nm 器件上處理盡可能多的 MAC 運算。以 16nm 為例，賽靈思可編程器件中 UltraScale? 架構的 DSP48E2 片就屬于專(zhuān)用片[參考資料 11]。DSP48E2 片由一個(gè) 27x18 二進(jìn)制補碼乘法器和一個(gè) 48 位累加器構成。如圖 3
- 關(guān)鍵字： 賽靈思 INT4 卷積神經(jīng)網(wǎng)絡(luò )
賽靈思器件上的 INT4 優(yōu)化卷積神經(jīng)網(wǎng)絡(luò )（1）
- ?對于 AI 推斷，在提供與浮點(diǎn)相媲美的精度的同時(shí)，INT8 的性能優(yōu)于浮點(diǎn)。然而在資源有限的前提下，INT8 卻不能滿(mǎn)足性能要求，INT4 優(yōu)化則是解決之道。通過(guò) INT4 優(yōu)化，與現有的 INT8 解決方案相比，賽靈思在實(shí)際硬件上可實(shí)現高達 77% 的性能提升。概要賽靈思在其硬件平臺上提供 INT8 AI 推斷加速器 — 深度學(xué)習處理器單元 (XDPU)。然而，在某些資源受限，要求高性能、低時(shí)延的場(chǎng)景（例如對資源、功耗敏感的邊緣側場(chǎng)景和低時(shí)延 ADAS 場(chǎng)景）中，為了實(shí)現比 INT8 更低的
- 關(guān)鍵字： 賽靈思 INT4 卷積神經(jīng)網(wǎng)絡(luò )
| 共2條 1/1 1 |
int4介紹
您好，目前還沒(méi)有人創(chuàng )建詞條int4!
歡迎您創(chuàng )建該詞條，闡述對int4的理解，并與今后在此搜索int4的朋友們分享。 創(chuàng )建詞條
歡迎您創(chuàng )建該詞條，闡述對int4的理解，并與今后在此搜索int4的朋友們分享。 創(chuàng )建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473