EEPW首頁(yè) >>
主題列表 >>
compiler拓樸繪圖技術(shù)
compiler拓樸繪圖技術(shù) 文章 進(jìn)入compiler拓樸繪圖技術(shù)技術(shù)社區
Synopsys公司Design Compiler拓樸繪圖技術(shù)助ST加速ASIC設計
- Synopsys宣布意法半導體在其90nm和65nm 的ASIC設計流程中，應用Design Compiler拓樸繪圖技術(shù)，縮短了整個(gè)設計時(shí)間。意法半導體在其ASIC方法集中應用Design Compiler拓樸繪圖技術(shù)，從而消除了設計的反復(Iteration)，實(shí)現了內部設計團隊和外部客戶(hù)整個(gè)設計環(huán)節工作的順暢。 在A(yíng)SIC模式下，設計能否按計劃完成，在很多程度上取決于設計收斂完成前，網(wǎng)表在客戶(hù)與ASIC供應商間反復時(shí)間的縮短。Design Compil
- 關(guān)鍵字： ASIC設計 Compiler拓樸繪圖技術(shù) Design ST Synopsys 單片機 嵌入式系統 EDA IC設計
| 共1條 1/1 1 |
compiler拓樸繪圖技術(shù)介紹
您好，目前還沒(méi)有人創(chuàng )建詞條compiler拓樸繪圖技術(shù)!
歡迎您創(chuàng )建該詞條，闡述對compiler拓樸繪圖技術(shù)的理解，并與今后在此搜索compiler拓樸繪圖技術(shù)的朋友們分享。 創(chuàng )建詞條
歡迎您創(chuàng )建該詞條，闡述對compiler拓樸繪圖技術(shù)的理解，并與今后在此搜索compiler拓樸繪圖技術(shù)的朋友們分享。 創(chuàng )建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473