EEPW首頁(yè) >>
主題列表 >>
高速電路設計
高速電路設計 文章 進(jìn)入高速電路設計技術(shù)社區
高速電路設計/信號完整性的一些基本概念
- 1.信號完整性（Signal Integrity）：就是指電路系統中信號的質(zhì)量,如果在要求的時(shí)間內,信號能不失真地從源端傳送到接收端,我們就稱(chēng)該信號是完整的。2.傳輸線(xiàn)（Transmission Line）：由兩個(gè)具有一定長(cháng)度的導體組成回路的連接線(xiàn),我們稱(chēng)之為傳輸線(xiàn),有時(shí)也被稱(chēng)為延遲線(xiàn)。3.集總電路（Lumped circuit）：在一般的電路分析中,電路的所有參數,如阻抗、容抗、感抗都集中于空間的各個(gè)點(diǎn)上,各個(gè)元件上,各點(diǎn)之間的信號是瞬間傳遞的,這種理想化的電路模型稱(chēng)為集總電路。4.分布式系統(Dist
- 關(guān)鍵字： 高速電路設計 信號完整性
高速電路設計信號完整性的一些基本概念
- 1.信號完整性（Signal Integrity）：就是指電路系統中信號的質(zhì)量，如果在要求的時(shí) 間內，信號能不失真地從源端傳送到接收端，我們就稱(chēng)該信號是完整的。 2.傳輸線(xiàn)（Transmission Line）：由兩個(gè)具有一定長(cháng)度的導體組成回路的連接線(xiàn)，我們 稱(chēng)之為傳輸線(xiàn)，有時(shí)也被稱(chēng)為延遲線(xiàn)。 3.集總電路（Lumped circuit）：在一般的電路分析中，電路的所有參數，如阻抗、容 抗、感抗都集中于空間的各個(gè)點(diǎn)上，各個(gè)元件上，各點(diǎn)之間的信號是瞬間傳遞的，這種 理想化的電路模型稱(chēng)
- 關(guān)鍵字： 高速電路設計 信號完整性
| 共3條 1/1 1 |
高速電路設計介紹
您好，目前還沒(méi)有人創(chuàng )建詞條高速電路設計!
歡迎您創(chuàng )建該詞條，闡述對高速電路設計的理解，并與今后在此搜索高速電路設計的朋友們分享。 創(chuàng )建詞條
歡迎您創(chuàng )建該詞條，闡述對高速電路設計的理解，并與今后在此搜索高速電路設計的朋友們分享。 創(chuàng )建詞條
高速電路設計資料下載
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473