EEPW首頁(yè) >>
主題列表 >>
芯片堆疊技術(shù)
芯片堆疊技術(shù) 文章 進(jìn)入芯片堆疊技術(shù)技術(shù)社區
華為首次確認芯片堆疊技術(shù)！用面積換性能、用堆疊換性能
- 華為芯片“卡脖子”未來(lái)如何解決？外界一直眾說(shuō)紛紜。在日前舉辦的華為2021年年報發(fā)布會(huì )上，華為輪值董事長(cháng)郭平給出了答案。郭平表示，用面積換性能，用堆疊換性能，使得不那么先進(jìn)的工藝也能持續讓華為在未來(lái)的產(chǎn)品里面，能夠具有競爭力。這是華為首次公開(kāi)確認芯片堆疊技術(shù)。也就是說(shuō)，可以通過(guò)增大面積，堆疊的方式來(lái)?yè)Q取更高的性能，實(shí)現低工藝制程追趕高性能芯片的競爭力。按照以往經(jīng)驗，華為在一項技術(shù)公布的時(shí)候，往往已經(jīng)驗證了其可行性。這也意味著(zhù)，華為采用芯片堆疊技術(shù)的芯片很有可能在不遠的將來(lái)問(wèn)世。當然，通過(guò)堆疊技術(shù)實(shí)現低工藝
- 關(guān)鍵字： 芯片堆疊技術(shù) 華為
3DIC芯片堆疊技術(shù)項目又有6成員加入
- 包括ASE(AdvancedSemiconductorEngineering)，Altera，ADI(AnalogDevices)，LSI，安森美以及高通公司在內的6家半導體公司現已加入了3DIC芯片堆疊技術(shù)啟動(dòng)項目，該消息是由美國半導體制造技術(shù)聯(lián)盟(Sematech)于日前公布?！ ?/li>
- 關(guān)鍵字： 安森美 芯片堆疊技術(shù)
| 共2條 1/1 1 |
芯片堆疊技術(shù)介紹
您好，目前還沒(méi)有人創(chuàng )建詞條芯片堆疊技術(shù)!
歡迎您創(chuàng )建該詞條，闡述對芯片堆疊技術(shù)的理解，并與今后在此搜索芯片堆疊技術(shù)的朋友們分享。 創(chuàng )建詞條
歡迎您創(chuàng )建該詞條，闡述對芯片堆疊技術(shù)的理解，并與今后在此搜索芯片堆疊技術(shù)的朋友們分享。 創(chuàng )建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473