EEPW首頁(yè) >>
主題列表 >>
電路優(yōu)化設計
電路優(yōu)化設計 文章 進(jìn)入電路優(yōu)化設計技術(shù)社區
基于FPGA的VHDL語(yǔ)言電路優(yōu)化設計
- 在VHDL語(yǔ)言電路優(yōu)化設計當中，優(yōu)化問(wèn)題主要包括面積優(yōu)化和速度優(yōu)化。面積優(yōu)化是指CPLD／FPGA的資源利用率優(yōu)化，即用盡可能少的片內資源實(shí)現更多電路功能；速度優(yōu)化是指設計系統滿(mǎn)足一定的速度要求。
- 關(guān)鍵字： 電路優(yōu)化設計 VHDL FPGA
基于OrCAD/PSpice9的電路優(yōu)化設計
- OrCAD是由美國ORCAD公司于八十年代末推出的EDA軟件，每天都會(huì )有百萬(wàn)計的電子工程師、PCB設計師在使用。它...
- 關(guān)鍵字： OrCAD PSpice9 電路優(yōu)化設計
基于CPLD/FPGA的VHDL語(yǔ)言電路優(yōu)化設計
- VHDL(VeryHighSpeedIntegratedCircuitHardwareDescriptionLanguage)是IEEE工業(yè)標準硬件描述語(yǔ)言...
- 關(guān)鍵字： CPLD FPGA VHDL 電路優(yōu)化設計
| 共3條 1/1 1 |
電路優(yōu)化設計介紹
您好，目前還沒(méi)有人創(chuàng )建詞條電路優(yōu)化設計!
歡迎您創(chuàng )建該詞條，闡述對電路優(yōu)化設計的理解，并與今后在此搜索電路優(yōu)化設計的朋友們分享。 創(chuàng )建詞條
歡迎您創(chuàng )建該詞條，闡述對電路優(yōu)化設計的理解，并與今后在此搜索電路優(yōu)化設計的朋友們分享。 創(chuàng )建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473