<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> 現場(chǎng)可編程門(mén)陣列(fpga)

現場(chǎng)可編程門(mén)陣列(fpga) 文章 進(jìn)入現場(chǎng)可編程門(mén)陣列(fpga)技術(shù)社區

基于FPGA的IIR數字濾波器的設計方案

  • 用FPGA實(shí)現數字濾波器具有實(shí)時(shí)性強、靈活性高、處理速度快以及小批量生產(chǎn)成本低等優(yōu)點(diǎn),所以得到了較為廣泛的應用。本文以巴特沃思數字帶通濾波器為例,較為詳細地介紹了其設計和實(shí)現方法。給定巴特沃茲數字帶通濾波器的抽樣頻率為500Hz,上、下邊帶截止頻率分別為150Hz和30Hz。
  • 關(guān)鍵字: IIR數字濾波器  雙線(xiàn)性變換法  FPGA  matlab  

FPGA設計頻率計算方法

  • 我們的設計需要多大容量的芯片?我們的設計能跑多快?這是經(jīng)常困擾工程師的兩個(gè)問(wèn)題。對于前一個(gè)問(wèn)題,我們可能還能先以一個(gè)比較大的芯片實(shí)現原型,待原型完成再選用大小合適的芯片實(shí)現。對于后者,我們需要一個(gè)比較精確的預估。
  • 關(guān)鍵字: 頻率計算  D觸發(fā)器  FPGA  Tlogic  

基于FPGA平臺構建汽車(chē)輔助駕駛系統算法(圖)

  • 汽車(chē)輔助駕駛(DA)系統工程師通常使用 PC 模型來(lái)創(chuàng )建復雜的處理算法,以便實(shí)現高度可靠的自適應巡航控制、車(chē)道偏離警告及行人檢測等功能。開(kāi)發(fā)人員高度重視PC算法模型,因為這種模型使他們能夠嘗試使用并快速評估不同的處理算法。不過(guò),說(shuō)到底,還是需要一款設計合理的電子硬件解決方案,來(lái)實(shí)現經(jīng)濟有效的大規模生產(chǎn)與部署。
  • 關(guān)鍵字: 汽車(chē)輔助駕駛  算法  FPGA  

14nm的FPGA需要什么樣的電源管理IC?

  • 現在的FPGA不僅僅是一個(gè)邏輯器件,它現在更加像一個(gè)平臺,在一個(gè)FPGA中常常會(huì )包含有數字信號處理、嵌入式處理、高速串行和其他高端技術(shù)模塊。那么,這樣的FPGA需要什么樣的電源管理IC來(lái)與之配合呢?
  • 關(guān)鍵字: 電源管理IC  14nm  FPGA  Enpirion  CycloneVSoC  

分析FPGA的基本結構

  • FPGA由6部分組成,分別為可編程輸入/輸出單元、基本可編程邏輯單元、嵌入式塊RAM、豐富的布線(xiàn)資源、底層嵌入功能單元和內嵌專(zhuān)用硬核等。
  • 關(guān)鍵字: 硬核  輸入/輸出  FPGA  邏輯單元  RAM  

如何通過(guò)RTL分析、SDC約束和綜合向導更快推出FPGA設計

  • EDA 公司和 FPGA 廠(chǎng)商不斷開(kāi)發(fā)新的工具和方法,推進(jìn)繁瑣任務(wù)的自動(dòng)化,幫助設計團隊集中精力做好創(chuàng )造性工作。下面我們就來(lái)看看 FPGA 工具流程的演進(jìn)發(fā)展,了解一下現代 FPGA 團隊是如何利用 RTL分析、約束生成和綜合導向來(lái)減少設計迭代的。
  • 關(guān)鍵字: RTL  SDC  綜合向導  FPGA  

基于FPGA的視頻信號發(fā)生器設計與應用研究

  • 本文介紹了一種基于FPGA的新型視頻信號發(fā)生器,它可以滿(mǎn)足多種被測系統對輸入視頻信號制式的要求。該系統利用USB總線(xiàn)與上位機進(jìn)行通信,同時(shí)解決了系統供電的問(wèn)題。在FPGA內部,通過(guò)軟件編程的方法生成視頻信號的圖像和時(shí)序控制信號,并送入視頻D /A模塊。
  • 關(guān)鍵字: 視頻信號發(fā)生器  視頻采集卡  FPGA  

用智能的調試與綜合技術(shù)隔離FPGA設計中的錯誤

  • Synopsys公司的Synplify Premier 和Synplify Pro FPGA設計工具以及Identify RTLDebugger 等產(chǎn)品能幫助設計人員完成上述工作。這些工具的特性使得設計人員能快速隔離錯誤,有效縮短運行時(shí)間,并減少開(kāi)發(fā)板啟動(dòng)所需的迭代次數。
  • 關(guān)鍵字: 智能調試  SynplifyPremier  FPGA  SynplifyProFPGA  

信號去直流方法

  • 本文介紹一種根據Xilinx FPGA中DSP48E1資源設計的去直流模塊,其基本原理采用一階濾波器,如圖1所示,通過(guò)一個(gè)一階RC電路,在V0端可等效一個(gè)低通濾波器,得到直流分量。
  • 關(guān)鍵字: 信號去直流  DSP48E1  FPGA  一階濾波器  

用于實(shí)現嵌入式安全的開(kāi)源硬件

  • 想像一下你正在排隊等待參加一個(gè)重要活動(dòng)。門(mén)票是通過(guò)網(wǎng)上購買(mǎi)的,存儲在你的智能手機中。你需要將手機放到某個(gè)指定區域上,建立起NFC連接,門(mén)票隨之得到確認,大門(mén)開(kāi)啟允許你進(jìn)入。好消息是,所有這一切都是在匿名情況下發(fā)生的。
  • 關(guān)鍵字: 嵌入式安全  開(kāi)源硬件  零知識證明  ZKPK  FPGA  

FPGA與多核CPU如何改變嵌入式設計

  • 隨著(zhù)嵌入式器件在過(guò)去數十年來(lái)的爆炸性成長(cháng),使得硬件組件及軟件工具都有顯著(zhù)的改善。雖然有著(zhù)這種成長(cháng)與創(chuàng )新,但傳統嵌入式系統的設計方法卻少有進(jìn)步,并逐漸變成一種障礙。有鑒于新標準與協(xié)議的快速發(fā)展,以及對產(chǎn)品上市壓力的日益增加,嵌入式系統設計也即將發(fā)生顛覆性的典范改變。隨著(zhù)硬件技術(shù)及軟件工具的進(jìn)步在加速成長(cháng),由整合所帶來(lái)的挑戰也
  • 關(guān)鍵字: 多核CPU  嵌入式設計  FPGA  

高速PCI信號采集卡設計與實(shí)現綜合實(shí)例之: 產(chǎn)品定型和設計文檔備案

  • 產(chǎn)品的定型包括系統的基本組成、基本配置及互聯(lián)方法,運行環(huán)境,硬件整體系統及各分系統的基本功能和主要性能指標,功能模塊的劃分,關(guān)鍵技術(shù)的使用,采購的硬件器件名稱(chēng)型號、生產(chǎn)單位、主要技術(shù)指標,主要儀器設備,電源、工藝結構設計等。
  • 關(guān)鍵字: 高速PCI信號采集卡  單板硬件  FPGA  單板軟件  

高速PCI信號采集卡設計與實(shí)現綜合實(shí)例之:產(chǎn)品穩定性和可靠性測試

  • 完成一個(gè)產(chǎn)品的設計后和初步調試后,就可以對產(chǎn)品進(jìn)行完整的測試流程。一般來(lái)說(shuō),對產(chǎn)品需要進(jìn)行下面一些測試,通過(guò)測試后才能對產(chǎn)品的穩定性和可靠性得出一個(gè)結論。
  • 關(guān)鍵字: 高速PCI信號采集卡  容錯測試  容限測試  FPGA  

高速PCI信號采集卡設計與實(shí)現綜合實(shí)例之:樣機的調試方法和技巧

  • 不管是復雜的電子系統還是簡(jiǎn)單的電路,樣機的調試都是有一些基本步驟的。對于本案例的信號采集設備同樣如此。最先進(jìn)行的就是電源系統的調試,包括是否有短路、斷路,是否有虛焊,各電壓系統是否正常,電源模塊輸出電流是否足夠驅動(dòng)負載等。只有電源系統正常工作,才能談得上實(shí)現系統功能。
  • 關(guān)鍵字: 高速PCI信號采集卡  QuartusII  跑馬燈  FPGA  PCI9054  
共6433條 88/429 |‹ « 86 87 88 89 90 91 92 93 94 95 » ›|

現場(chǎng)可編程門(mén)陣列(fpga)介紹

您好,目前還沒(méi)有人創(chuàng )建詞條現場(chǎng)可編程門(mén)陣列(fpga)!
歡迎您創(chuàng )建該詞條,闡述對現場(chǎng)可編程門(mén)陣列(fpga)的理解,并與今后在此搜索現場(chǎng)可編程門(mén)陣列(fpga)的朋友們分享。    創(chuàng )建詞條
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>