EEPW首頁(yè) >>
主題列表 >>
同步設計
同步設計 文章 進(jìn)入同步設計技術(shù)社區
FPGA系統設計原則和技巧之：FPGA系統設計的3個(gè)基本原則
- 在FPGA設計領(lǐng)域，面積通常指的是FPGA的芯片資源，包括邏輯資源和I/O資源等。速度一般指的是FPGA工作的最高頻率。和DSP或者ARM芯片不同，FPGA設計的工作頻率不是固定的，而是和設計本身的延遲緊密相聯(lián)。
- 關(guān)鍵字： FPGA系統設計 高速基本單元 VerilogHDL 異步設計 同步設計
基于FPGA的跨時(shí)鐘域信號處理——同步設計的重要
- 上次提出了一個(gè)處于異步時(shí)鐘域的MCU與FPGA直接通信的實(shí)現方式，其實(shí)在這之前，特權同學(xué)想列舉一個(gè)異步時(shí)鐘域中出現的很典型的問(wèn)題。也就是要用一個(gè)反例來(lái)說(shuō)明沒(méi)有足夠重視異步通信會(huì )給整個(gè)設計帶來(lái)什么樣的危害。 特權同學(xué)要舉的這個(gè)反例是真真切切的在某個(gè)項目上發(fā)生過(guò)的，很具有代表性。它不僅會(huì )涉及使用組合邏輯和時(shí)序邏輯在異步通信中的優(yōu)劣、而且能把亞穩態(tài)的危害活生生的展現在你面前。 從這個(gè)模塊要實(shí)現的功能說(shuō)起吧，如圖1所示，實(shí)現的功能其實(shí)很簡(jiǎn)單的，就是一個(gè)頻率計，只不過(guò)FPGA除了脈沖采集進(jìn)行計數外，
- 關(guān)鍵字： FPGA 同步設計
| 共5條 1/1 1 |
同步設計介紹
您好，目前還沒(méi)有人創(chuàng )建詞條同步設計!
歡迎您創(chuàng )建該詞條，闡述對同步設計的理解，并與今后在此搜索同步設計的朋友們分享。 創(chuàng )建詞條
歡迎您創(chuàng )建該詞條，闡述對同步設計的理解，并與今后在此搜索同步設計的朋友們分享。 創(chuàng )建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473