<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> 亞穩態(tài)

基于FPGA的跨時(shí)鐘域信號處理——亞穩態(tài)

  •   在特權的上篇博文《基于FPGA的跨時(shí)鐘域信號處理——專(zhuān)用握手信號》中提出了使用專(zhuān)門(mén)的握手信號達到異步時(shí)鐘域數據的可靠傳輸。列舉了一個(gè)簡(jiǎn)單的由請求信號req、數據信號data、應答信號ack組成的簡(jiǎn)單握手機制。riple兄更是提出了req和ack這兩個(gè)直接的跨時(shí)鐘域信號在被另一個(gè)時(shí)鐘域的寄存器同步時(shí)的亞穩態(tài)問(wèn)題。這個(gè)問(wèn)題估計是整個(gè)異步通信中最值得探討和關(guān)注的。   很幸運,特權同學(xué)找到了很官方的說(shuō)法——《Application Note42:Metast
  • 關(guān)鍵字: FPGA  亞穩態(tài)  

如何測量亞穩態(tài)

  • 圖3.27所示的是一個(gè)觀(guān)察D觸發(fā)器亞穩態(tài)的電路圖。使用這個(gè)電路至少需要一個(gè)雙通道示波器。 CLKA的波形是一個(gè)方波,通過(guò)R1與C1和C2的兩個(gè)支路被延遲。如果將R1的觸點(diǎn)向DATA輸出方向進(jìn)行調整,CLK的輸出延遲會(huì )達到最大
  • 關(guān)鍵字: 如何測量  亞穩態(tài)    

亞穩態(tài)的測量方法

  • 圖3.27所示的是一個(gè)觀(guān)察D觸發(fā)器亞穩態(tài)的電路圖。使用這個(gè)電路至少需要一個(gè)雙通道示波器。 CLKA的波形是一個(gè)方波,通過(guò)R1與C1和C2的兩個(gè)支路被延遲。如果將R1的觸點(diǎn)向DATA輸出方向進(jìn)行調整,CLK的輸出延遲會(huì )達到最大
  • 關(guān)鍵字: 亞穩態(tài)  測量方法    

基于IDDR的亞穩態(tài)問(wèn)題解決方案介紹

  •  什么是亞穩態(tài)  在FPGA等同步邏輯數字器件中,所有器件的寄存器單元都需要預定義信號時(shí)序以使器件正確地捕獲數據,進(jìn)而產(chǎn)生可靠的輸出信號。當另一器件將數據發(fā)送給FPGA時(shí),FPGA的輸入寄存器必須在時(shí)鐘脈沖邊沿前
  • 關(guān)鍵字: IDDR  亞穩態(tài)  方案    

數字觸發(fā)器原理與亞穩態(tài)特性簡(jiǎn)介

  • 圖3.29是一個(gè)簡(jiǎn)化的數字觸發(fā)器原理圖。在這個(gè)例子中,為放大器提供了對稱(chēng)的正、負電壓。正反饋電路把電容C上的任何正電壓驅動(dòng)到電源正電壓,或者把電容C上的任何負電壓驅動(dòng)到電源負電壓。當用時(shí)鐘驅動(dòng)時(shí),電路會(huì )穩定
  • 關(guān)鍵字: 數字觸發(fā)器  原理  亞穩態(tài)    

亞穩態(tài)的錯誤率問(wèn)題分析

  • 如圖3.30所示,采用ACTEL ACT-1門(mén)陣列實(shí)現的電路,當輸入電壓變化時(shí),其輸出產(chǎn)生脈沖的概率有多大?簡(jiǎn)單應用同步邏輯理論,它永遠也不會(huì )發(fā)生。但現在我們會(huì )更好地理解這個(gè)問(wèn)題了。首先檢查最壞情況下建立時(shí)間:TPD=9
  • 關(guān)鍵字: 亞穩態(tài)  錯誤率  分析    

測量亞穩態(tài)的方法

  • 圖3.27所示的是一個(gè)觀(guān)察D觸發(fā)器亞穩態(tài)的電路圖。使用這個(gè)電路至少需要一個(gè)雙通道示波器。CLKA的波形是一個(gè)方波,通過(guò)R1與C1和C2的兩個(gè)支路被延遲。如果將R1的觸點(diǎn)向DATA輸出方向進(jìn)行調整,CLK的輸出延遲會(huì )達到最大值
  • 關(guān)鍵字: 測量  亞穩態(tài)  方法    

采用IDDR的亞穩態(tài)問(wèn)題解決方案

  •   什么是亞穩態(tài)  在FPGA等同步邏輯數字器件中,所有器件的寄存器單元都需要預定義信號時(shí)序以使器件正確地捕獲數據,進(jìn)而產(chǎn)生可靠的輸出信號。當另一器件將數據發(fā)送給FPGA時(shí),FPGA的輸入寄存器必須在時(shí)鐘脈沖邊沿
  • 關(guān)鍵字: IDDR  亞穩態(tài)  方案    

利用 IDDR 簡(jiǎn)化亞穩態(tài)

  • 在FPGA等同步邏輯數字器件中,所有器件的寄存器單元都需要預定義信號時(shí)序以使器件正確地捕獲數據,進(jìn)而產(chǎn)生可靠的輸出信號。當另一器件將數據發(fā)送給FPGA時(shí),FPGA的輸入寄存器必須在時(shí)鐘脈沖邊沿前保證最短的建立時(shí)間和時(shí)鐘脈沖邊沿后的保持時(shí)間,從而確保正常完整地 接收信號。
  • 關(guān)鍵字: IDDR  亞穩態(tài)    

亞穩態(tài)的錯誤率分析

  • 如圖3.30所示,采用ACTEL ACT-1門(mén)陣列實(shí)現的電路,當輸入電壓變化時(shí),其輸出產(chǎn)生脈沖的概率有多大?簡(jiǎn)單應用同步邏輯理論,它永遠也不會(huì )發(fā)生。但現在我們會(huì )更好地理解這個(gè)問(wèn)題了。首先檢查最壞情況下建立時(shí)間:TPD=9
  • 關(guān)鍵字: 亞穩態(tài)  錯誤率  分析    

數字觸發(fā)器原理與亞穩態(tài)特性

  • 圖3.29是一個(gè)簡(jiǎn)化的數字觸發(fā)器原理圖。在這個(gè)例子中,為放大器提供了對稱(chēng)的正、負電壓。正反饋電路把電容C上的任何正電壓驅動(dòng)到電源正電壓,或者把電容C上的任何負電壓驅動(dòng)到電源負電壓。當用時(shí)鐘驅動(dòng)時(shí),電路會(huì )穩定
  • 關(guān)鍵字: 數字觸發(fā)器  原理  亞穩態(tài)    

基于Verilog HDL的異步FIFO設計與實(shí)現

  •   在現代IC設計中,特別是在模塊與外圍芯片的通信設計中,多時(shí)鐘域的情況不可避免。當數據從一個(gè)時(shí)鐘域傳遞到另一個(gè)域,并且目標時(shí)鐘域與源時(shí)鐘域不相關(guān)時(shí),這些域中的動(dòng)作是不相關(guān)的,從而消除了同步操作的可能性,并使系統重復地進(jìn)入亞穩定狀態(tài)[1]。在有大量的數據需要進(jìn)行跨時(shí)鐘域傳輸且對數據傳輸速度要求比較高的場(chǎng)合,異步FIFO是一種簡(jiǎn)單、快捷的解決方案。   異步FIFO用一種時(shí)鐘寫(xiě)入數據,而用另外一種時(shí)鐘讀出數據。讀寫(xiě)指針的變化動(dòng)作由不同的時(shí)鐘產(chǎn)生。因此,對FIFO空或滿(mǎn)的判斷是跨時(shí)鐘域的。如何根據異步的指針
  • 關(guān)鍵字: FIFO  異步  Verilog HDL  IC  亞穩態(tài)  
共13條 1/1 1

亞穩態(tài)介紹

您好,目前還沒(méi)有人創(chuàng )建詞條亞穩態(tài)!
歡迎您創(chuàng )建該詞條,闡述對亞穩態(tài)的理解,并與今后在此搜索亞穩態(tài)的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>