EEPW首頁(yè) >>
主題列表 >>
亞穩態(tài)
亞穩態(tài) 文章 進(jìn)入亞穩態(tài)技術(shù)社區
基于FPGA的跨時(shí)鐘域信號處理——亞穩態(tài)

- 在特權的上篇博文《基于FPGA的跨時(shí)鐘域信號處理——專(zhuān)用握手信號》中提出了使用專(zhuān)門(mén)的握手信號達到異步時(shí)鐘域數據的可靠傳輸。列舉了一個(gè)簡(jiǎn)單的由請求信號req、數據信號data、應答信號ack組成的簡(jiǎn)單握手機制。riple兄更是提出了req和ack這兩個(gè)直接的跨時(shí)鐘域信號在被另一個(gè)時(shí)鐘域的寄存器同步時(shí)的亞穩態(tài)問(wèn)題。這個(gè)問(wèn)題估計是整個(gè)異步通信中最值得探討和關(guān)注的。 很幸運,特權同學(xué)找到了很官方的說(shuō)法——《Application Note42:Metast
- 關(guān)鍵字: FPGA 亞穩態(tài)
基于Verilog HDL的異步FIFO設計與實(shí)現

- 在現代IC設計中,特別是在模塊與外圍芯片的通信設計中,多時(shí)鐘域的情況不可避免。當數據從一個(gè)時(shí)鐘域傳遞到另一個(gè)域,并且目標時(shí)鐘域與源時(shí)鐘域不相關(guān)時(shí),這些域中的動(dòng)作是不相關(guān)的,從而消除了同步操作的可能性,并使系統重復地進(jìn)入亞穩定狀態(tài)[1]。在有大量的數據需要進(jìn)行跨時(shí)鐘域傳輸且對數據傳輸速度要求比較高的場(chǎng)合,異步FIFO是一種簡(jiǎn)單、快捷的解決方案。 異步FIFO用一種時(shí)鐘寫(xiě)入數據,而用另外一種時(shí)鐘讀出數據。讀寫(xiě)指針的變化動(dòng)作由不同的時(shí)鐘產(chǎn)生。因此,對FIFO空或滿(mǎn)的判斷是跨時(shí)鐘域的。如何根據異步的指針
- 關(guān)鍵字: FIFO 異步 Verilog HDL IC 亞穩態(tài)
共13條 1/1 1 |
亞穩態(tài)介紹
您好,目前還沒(méi)有人創(chuàng )建詞條亞穩態(tài)!
歡迎您創(chuàng )建該詞條,闡述對亞穩態(tài)的理解,并與今后在此搜索亞穩態(tài)的朋友們分享。 創(chuàng )建詞條
歡迎您創(chuàng )建該詞條,闡述對亞穩態(tài)的理解,并與今后在此搜索亞穩態(tài)的朋友們分享。 創(chuàng )建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
