<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> fpga

嵌入式系統VGA顯示接口的系統實(shí)現,軟硬件解決方案

  • 在許多嵌入式系統中,為了實(shí)現良好的人機界面,這就對系統的MCU和顯示設備提出了更高的要求。若能用低速的MCU實(shí)現和PC機類(lèi)似的顯示效果,將會(huì )大幅度提高產(chǎn)品的附加值。
  • 關(guān)鍵字: VGA  嵌入式系統  顯示接口  FPGA  

磁懸浮電機數字控制器解決方案,提供器件選型

  • 設計了一個(gè)基于模糊控制的變參數PID控制器,利用模糊控制的專(zhuān)家推理能力,實(shí)時(shí)調整PID的系數,以FPGA硬件電路實(shí)現算法程序,以改善磁懸浮電機控制系統的控制品質(zhì)。
  • 關(guān)鍵字: 磁懸浮電機  數字控制器  FPGA  

一種基于FPGA的T-MPLS網(wǎng)絡(luò )Gb/s核心節點(diǎn)的設計

  • 主要內容是為實(shí)現T-MPLS技術(shù)于傳送網(wǎng)絡(luò )中的應用。新的面向連接的分組傳送技術(shù)T-MPLS中,高速率的數據轉發(fā)交換是其實(shí)現的關(guān)鍵。項目設計了一種基于FPGA的四端口千兆速率T-MPLS交換芯片的實(shí)現方案,用以完成T-MPLS網(wǎng)絡(luò )中數據交換轉發(fā),同時(shí)在邊緣節點(diǎn)完成業(yè)務(wù)的上下路,并進(jìn)一步完成網(wǎng)絡(luò )控制和管理平面的設計。
  • 關(guān)鍵字: T-MPLS網(wǎng)絡(luò )  核心節點(diǎn)  FPGA  VIIPro  

基于軟件無(wú)線(xiàn)電的通信系統試驗平臺的設計實(shí)現,軟硬件原理、架構

  • 本項目為一個(gè)基于 DSP 和 FPGA 的軟件無(wú)線(xiàn)電實(shí)驗平臺。是由可編程器件 DSP 和可重構邏輯器件 FPGA 搭建而成的,可提供了一個(gè)良好的數字無(wú)線(xiàn)通信環(huán)境,可以將多種調制解調算法在實(shí)驗平臺上實(shí)現,并能實(shí)現多種模式之間的切換。為學(xué)生可能通過(guò)自主編程來(lái)實(shí)現通信系統的相關(guān)功能,有助于學(xué)習和鞏固相關(guān)知識。
  • 關(guān)鍵字: 軟件無(wú)線(xiàn)電  通信系統  FPGA  QPSK  Spartan3E  

基于FPGA的指紋識別模塊設計

  • 本模塊采用xilinx公司的Spartan 3E系列XC3S500E型FPGA作為核心控制芯片,通過(guò)富士通公司的MFS300滑動(dòng)式電容指紋傳感器對指紋圖象進(jìn)行提取,然后對提取的指紋圖像進(jìn)行灰度濾波、圖像增強、二值化、二值去噪、細化等預處理,得到清晰的指紋圖象,再從清晰的指紋圖象中提取指紋特征點(diǎn),存入外部FLASH作為建檔模板
  • 關(guān)鍵字: 指紋識別  傳感器  FPGA  

基于FPGA的2.45G RFID閱讀器基帶系統設計,硬件原理、框圖

  • 主要實(shí)現基帶信號處理與信息管理。具體包括:曼徹斯編碼、米勒解碼、GMSK調制/解調、BPSK解調/解調、防碰撞算法、網(wǎng)絡(luò )接口協(xié)議。
  • 關(guān)鍵字: RFID  閱讀器基帶  FPGA  多普勒頻移  數字補償  

基于FPGA的點(diǎn)陣LED顯示屏控制器的設計

  • LED屏幕在現代信息化的社會(huì )里應用越來(lái)越廣泛,而它的靈魂是其內部的控制器。傳統的LED控制器絕大部分是基于單片機設計的,這種控制器在控制單色或雙色點(diǎn)陣是足夠的,但是使用它來(lái)控制多彩色的LED屏和高分辨率的LED屏,是非常困難的。為解決這一問(wèn)題,本文提出了一種基于FPGA的LED點(diǎn)陣屏的控制器設計。
  • 關(guān)鍵字: 控制器  LED顯示  FPGA  

SOPC實(shí)現4路高清攝像頭視頻處理的方案設計,軟硬件架構

  • 本項目基于高性能FPGA開(kāi)發(fā)平臺,實(shí)現4路高速CCD攝像頭視頻數據采集,采用基于SIFT特征點(diǎn)提取算法進(jìn)行圖像特征提取與匹配,并采用了加權平均方法對視頻進(jìn)行拼接,實(shí)現4路視頻的實(shí)時(shí)拼接的環(huán)視SOC系統設計。
  • 關(guān)鍵字: SOPC  視頻處理  SIFT算法  FPGA  Spartan-6  

DIY你的體感游戲:人體動(dòng)作識別系統的設計,提供軟硬件實(shí)現方案

  • 本項目使用Virtex-5 OpenSPARC評估平臺,首先通過(guò)VGA解碼芯片,將PC機中的視頻流數據解碼出R、G、B信號值和場(chǎng)、行信號。然后使用OV7670數字攝像頭,攝取人體的手部動(dòng)作,運用一定的算法,對攝像頭數據進(jìn)行處理,判定此時(shí)的人體動(dòng)作,然后將其與RGB分量信號進(jìn)行疊加,通過(guò)配置DVI接口芯片,將疊加后的圖像送至顯示器顯示。
  • 關(guān)鍵字: Virtex-5  動(dòng)作識別  DIY  數字攝像頭  FPGA  

大熱的虹膜身份識別系統設計,提供軟硬件參考解決方案

  • 使用FPGA進(jìn)行虹膜特征的提取和匹配計算。將用戶(hù)的虹膜特征數據事先存儲在數據庫中,捕獲測試者的虹膜圖像,通過(guò)預處理以及特征提取,得到待測特征數據,與數據庫中的特征數據進(jìn)行模式匹配,根據Bayes最大后驗概率準則判斷測試者的身份。
  • 關(guān)鍵字: 虹膜身份識別  Spartan3E  攝像頭  虹膜圖像  FPGA  

DIY小發(fā)明:打造你自己的流媒體播放器,解決方案、硬件框圖

  • 主要內容為利用Xilinx的Virtex-2 Pro FPGA 上豐富的邏輯資源來(lái)實(shí)現一個(gè)自定義的模塊,該模塊能作為流媒體播放過(guò)程中的一個(gè)功能部件。
  • 關(guān)鍵字: DIY  流媒體播放器  Virtex-2Pro  FPGA  

基于FPGA的IIR數字濾波器的設計方案

  • 用FPGA實(shí)現數字濾波器具有實(shí)時(shí)性強、靈活性高、處理速度快以及小批量生產(chǎn)成本低等優(yōu)點(diǎn),所以得到了較為廣泛的應用。本文以巴特沃思數字帶通濾波器為例,較為詳細地介紹了其設計和實(shí)現方法。給定巴特沃茲數字帶通濾波器的抽樣頻率為500Hz,上、下邊帶截止頻率分別為150Hz和30Hz。
  • 關(guān)鍵字: IIR數字濾波器  雙線(xiàn)性變換法  FPGA  matlab  

FPGA設計頻率計算方法

  • 我們的設計需要多大容量的芯片?我們的設計能跑多快?這是經(jīng)常困擾工程師的兩個(gè)問(wèn)題。對于前一個(gè)問(wèn)題,我們可能還能先以一個(gè)比較大的芯片實(shí)現原型,待原型完成再選用大小合適的芯片實(shí)現。對于后者,我們需要一個(gè)比較精確的預估。
  • 關(guān)鍵字: 頻率計算  D觸發(fā)器  FPGA  Tlogic  

基于FPGA平臺構建汽車(chē)輔助駕駛系統算法(圖)

  • 汽車(chē)輔助駕駛(DA)系統工程師通常使用 PC 模型來(lái)創(chuàng )建復雜的處理算法,以便實(shí)現高度可靠的自適應巡航控制、車(chē)道偏離警告及行人檢測等功能。開(kāi)發(fā)人員高度重視PC算法模型,因為這種模型使他們能夠嘗試使用并快速評估不同的處理算法。不過(guò),說(shuō)到底,還是需要一款設計合理的電子硬件解決方案,來(lái)實(shí)現經(jīng)濟有效的大規模生產(chǎn)與部署。
  • 關(guān)鍵字: 汽車(chē)輔助駕駛  算法  FPGA  

14nm的FPGA需要什么樣的電源管理IC?

  • 現在的FPGA不僅僅是一個(gè)邏輯器件,它現在更加像一個(gè)平臺,在一個(gè)FPGA中常常會(huì )包含有數字信號處理、嵌入式處理、高速串行和其他高端技術(shù)模塊。那么,這樣的FPGA需要什么樣的電源管理IC來(lái)與之配合呢?
  • 關(guān)鍵字: 電源管理IC  14nm  FPGA  Enpirion  CycloneVSoC  
共6410條 87/428 |‹ « 85 86 87 88 89 90 91 92 93 94 » ›|

fpga介紹

您好,目前還沒(méi)有人創(chuàng )建詞條 fpga!
歡迎您創(chuàng )建該詞條,闡述對 fpga的理解,并與今后在此搜索 fpga的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>