Tensilica新產(chǎn)品在意法半導體的90納米工藝下達到500MHz

瑞士日內瓦和美國加州Santa Clara 2005年9月14日訊–提供顛覆傳統SOC設計方法的可配置處理器技術(shù), 目前該領(lǐng)域全球唯一自動(dòng)化設計方案的供應商—Tensilica（泰思立達）公司宣布，意法半導體公司(ST)(NYSE:STM)采用Tensilica的Xtensa V 可配置處理器內核的芯片在90納米的工藝下的第一次流片的成功證明了Tensilica公司的這款可配置處理器內核可以達到500 MHz的時(shí)鐘速率。意法半導體公司即將在幾個(gè)月后進(jìn)行第二次設計流片，該設計將使用Tensilica公司的Xtensa LX處理器內核，在90納米的工藝下其仿真速度最快將可以達到700 MHz。因此，Tensilica公司的Xtensa LX處理器內核也將成為工業(yè)界最快的可綜合的、且可配置的處理器內核。
ST公司配置Tensilica的Xtensa V處理器內核將用于典型的網(wǎng)絡(luò )多核應用，并利用專(zhuān)門(mén)的32k-byte cache設計和先進(jìn)的物理綜合技術(shù)在90納米的工藝下進(jìn)行優(yōu)化。其流片出來(lái)的芯片在0.9V電壓下操作頻率可以達到500 MHz，同時(shí)保證了相當低的功耗，只有0.16 mW/MHz.
這些結果使Tensilica的Xtensa LX和Xtensa V處理器內核無(wú)論是在傳統的CPU控制中應用，還是作用于高速應用的加速--例如作為RTL（寄存器傳輸級）模塊設計的替代選擇，都具有無(wú)可比擬的吸引力。Tensilica的Xtensa可配置處理器內核除了作為完全可編程的32位處理器以外，還可以使整個(gè)系統的設計更快，它能夠自動(dòng)驗證，并且它的結構保證了其正確性。設計者可以在Tensilica公司的XPRESÔ編譯器上運行已有的C/C++算法來(lái)自動(dòng)的在一個(gè)小時(shí)內對Xtensa LX處理器內核進(jìn)行定制，而一個(gè)典型的RTL的設計周期一般需要6到9個(gè)月的設計投入。
Tensilica公司與ST公司在該實(shí)驗項目上密切合作，以評估利用Xtensa處理器內核進(jìn)行設計的速度和難易度?！拔覀冇芍缘母兄xST公司的努力，證明了Xtensa LX處理器內核是最快的、可綜合的可配置處理器內核。我們雙方的客戶(hù)都確信通過(guò)使用 ST公司90納米的設計平臺，他們可以取得他們所需要的高性能?！盩ensilica 公司的CEO Chris Rowen先生說(shuō)，“而那些對時(shí)鐘速率要求很多的設計團隊應該關(guān)注ST公司的高性能90納米工藝.”
ST公司90 納米的設計平臺是針對片上系統（SoC）和ASIC在無(wú)線(xiàn)、消費電子及網(wǎng)絡(luò )應用的解決方案。它的特色包括：高達9層的金屬的銅互連，低k電介系數，雙閘氧化以及dual-Vt晶體管。其標準單元庫含有1000多個(gè)門(mén)單元，門(mén)延遲為11ps，庫密度每平方毫米超過(guò)400,000個(gè)門(mén)。
  
“我們許多的ASIC客戶(hù)將Tensilica的Xtensa 處理器內核看作是能夠增加其設計靈活性的選擇，特別是在他們要在90納米的工藝上投資時(shí)，”意法半導體公司W(wǎng)LI部門(mén)ASIC BU總監Flavio Benetti說(shuō)，“這些處理器內核顯示出來(lái)的如此高的時(shí)鐘速率和可擴展性使他們成為替代RTL設計的極具吸引力的方式，特別是它們可以很快的被修改以滿(mǎn)足特殊的應用的需求?！?