在定點(diǎn)DSP上的浮點(diǎn)仿真變得切實(shí)可行
——
在定點(diǎn)DSP上的浮點(diǎn)仿真變得切實(shí)可行
數字信號處理器(DSP)分為兩大類(lèi):定點(diǎn)DSP和浮點(diǎn)DSP。一般來(lái)講,處于技術(shù)前沿的定點(diǎn)DSP系列往往趨向于注重快速、低功耗和低成本,而浮點(diǎn)DSP可以在大動(dòng)態(tài)范圍內提供高精度。動(dòng)態(tài)范圍是指可以用數字形式表示的最大數字量和最小數字量之間的比率,而精度是指可以用來(lái)定義化分最小度量的間隔。
在實(shí)際應用中,只需要少量浮點(diǎn)功能應用的那些設計工程師位于“灰色區”,他們經(jīng)常被迫使用更高成本的浮點(diǎn)處理器。然而現在,一些定點(diǎn)處理器按照給定合適的體系結構能以如此之高的時(shí)鐘速率運行,從而使它有可能仿真浮點(diǎn)運算。這種方法使設計工程師能夠為了低成本和低功耗運算折衷浮點(diǎn)運算效率。很明顯,這種方法并不是為了真正的浮點(diǎn)密集型應用,但是它為“身陷灰色區”的設計工程師提出一個(gè)吸引人的機會(huì )。由于它的高時(shí)鐘速度和低成本優(yōu)勢,所以美國模擬器件公司(ADI)的16 bit Blackfin DSP系列為浮點(diǎn)仿真的實(shí)現提供一個(gè)好的平臺。
在實(shí)際應用中,只需要少量浮點(diǎn)功能應用的那些設計工程師位于“灰色區”,他們經(jīng)常被迫使用更高成本的浮點(diǎn)處理器。然而現在,一些定點(diǎn)處理器按照給定合適的體系結構能以如此之高的時(shí)鐘速率運行,從而使它有可能仿真浮點(diǎn)運算。這種方法使設計工程師能夠為了低成本和低功耗運算折衷浮點(diǎn)運算效率。很明顯,這種方法并不是為了真正的浮點(diǎn)密集型應用,但是它為“身陷灰色區”的設計工程師提出一個(gè)吸引人的機會(huì )。由于它的高時(shí)鐘速度和低成本優(yōu)勢,所以美國模擬器件公司(ADI)的16 bit Blackfin DSP系列為浮點(diǎn)仿真的實(shí)現提供一個(gè)好的平臺。
在定點(diǎn)數表示方法中,小數點(diǎn)的位置只取決于使用小數計算還是整數計算。該方法在簡(jiǎn)化數值運算和節省存儲器的同時(shí),在動(dòng)態(tài)范圍和精度之間進(jìn)行了折衷。在保持高分辨率同時(shí)要求大范圍數值的情況下,基于大小和指數移位的小數點(diǎn)就很適合。
非常大和非常小的數可以按浮點(diǎn)格式存儲,用科學(xué)計數法表示。浮點(diǎn)數由尾數和指數構成。浮點(diǎn)數的每一部分都以浮點(diǎn)格式存儲。通常,尾數以小數形式表示,而指數通常用無(wú)符號位整數形式表示。
如果浮點(diǎn)數不包括多余的符號位,即所有位都是有效的,那么就要把它規格化。規格化為有用位數提供最高的精度。它也簡(jiǎn)化大小的比較,因為指數較大的數具有比較大的值,只有指數相等時(shí)才有必要比較尾數。大多數實(shí)例(包括這里給出的例子)都采用規格化輸入從而產(chǎn)生規格化結果。
取決于動(dòng)態(tài)范圍或精度的那個(gè)參數對于給定應用更重要,定點(diǎn)DSP上的浮點(diǎn)仿真采用的形式可以是全IEEE-754浮點(diǎn)格式或非IEEE浮點(diǎn)格式。在某些情況下,甚至雙精度定點(diǎn)表示法也可以滿(mǎn)足。
評論