8位微控制器體系架構的設計研究

　　對ISA進(jìn)行功耗分析應該從指令代碼容量和指令執行效率兩方面考慮。指令集大小、寄存器變量、存儲器尋址方式、流水線(xiàn)結構等技術(shù)的選定都和指令代碼密度有緊密聯(lián)系。研究發(fā)現，在RISC的精簡(jiǎn)指令集中適當增加一些特定的復雜指令不失為提高代碼密度、保證處理器高性能、低功耗的可行方法。因此能夠產(chǎn)生高指令代碼密度的指令集無(wú)疑是RISC低功耗設計的首選[5]。 
 
　　4.2 具有共享區的寄存器堆的分頁(yè)設計

　　RISC設計思想的最主要特點(diǎn)是所有的操作都是面向寄存器的。利用寄存器---寄存器操作的指令進(jìn)行數據傳送，加快了速度，而且還簡(jiǎn)化了指令控制邏輯，縮小了硬布線(xiàn)邏輯構成的控制部件的芯片面積。 

　　在指令中固定寄存器地址的位數必然限制寄存器的數量，但是引入高端處理器的分段、分頁(yè)的設計思想就可以擴展尋址的范圍。分段、分頁(yè)的設計思想的根本出發(fā)點(diǎn)在于將存儲器的線(xiàn)性地址分解成二維或多維地址；在指令中只表達最低維地址，而使用其它設施（如段號寄存器、頁(yè)號寄存器）用來(lái)存放高維地址。一般將寄存器堆分成若干個(gè)頁(yè)，每個(gè)頁(yè)有固定的大小，在指令中只使用寄存器的頁(yè)內地址。在系統專(zhuān)用寄存器中設置一個(gè)頁(yè)號寄存器，通過(guò)改變其內容來(lái)切換對不同頁(yè)寄存器的訪(fǎng)問(wèn)[6]。

　　為克服單純分頁(yè)機制中的各種缺陷，通常采用具有共享區的分頁(yè)設計，這樣不僅減少了指令中寄存器邏輯地址的位數，而且在任何時(shí)候都能夠訪(fǎng)問(wèn)系統寄存器，同時(shí)便于不同頁(yè)寄存器之間通過(guò)共享區中的通用寄存器交換信息。當然還得有相應的邏輯地址到物理地址的映射的方法措施。

　　4.3 程序空間的分頁(yè)設計

　　由于和寄存器堆同樣的原因，在指令中若采用完整的程序空間地址，也會(huì )局限程序空間的大小，所以對程序空間通常也采用了分頁(yè)的設計思想，同時(shí)在不同頁(yè)內設置了公共程序區（若指令長(cháng)度完全符合程序空間地址的要求，則無(wú)需此思想），其設計思想類(lèi)同于具有共享區的寄存器分頁(yè)設計，在此不再贅述。唯一與寄存器公共區不同的是：程序公共區是為程序在不同頁(yè)之間跳轉提供平臺。

　　4.4 流水線(xiàn)技術(shù)

　　流水線(xiàn)設計與8位RISC微控制器體系架構密不可分，是整個(gè)系統的設計核心，它的選用優(yōu)劣直接影響到系統的性能和功耗。

　　流水線(xiàn)技術(shù)能最大限度地利用了微控制器資源，使每個(gè)部件在每個(gè)時(shí)鐘周期都工作，大大提高了效率，但由于流水線(xiàn)的各個(gè)段之間存在很強的依賴(lài)關(guān)系。如果處理不當, 指令的運行將達不到預期的結果，因此必須熟知流水線(xiàn)的相關(guān)和轉移問(wèn)題。其一為資源沖突, 即同一時(shí)間內爭用同一功能部件, 一般為同時(shí)訪(fǎng)問(wèn)存儲器, 這就需要停頓一拍流水線(xiàn); 其二為數據相關(guān)沖突, 有三種類(lèi)型: RAW、WAR、WAW , 解決該沖突使用內部直通結構或者延遲一拍流水線(xiàn); 其三為控制轉移沖突, 即對于條件跳轉指令, 根據運算結果判斷是否跳轉, 才能確定新的PC值, 運算結果是在執行階段后獲得, 這使流水線(xiàn)喪失很多的性能, 一般采用增加硬件預先獲得運算結果解決該沖突[3]。

　　越是長(cháng)的流水線(xiàn)，相關(guān)和轉移兩大問(wèn)題也越嚴重：一方面導致硬件控制電路復雜程度大大增加, 另一方面, 由于流水線(xiàn)節拍的停頓, 導致CPI值的增大及系統性能的下降。所以，流水線(xiàn)并不是越長(cháng)越好，找到一個(gè)速度與效率的平衡點(diǎn)才是最重要的。

　　在8位RISC微控制器的流水線(xiàn)設計中，存在很多種方案。不同方案所對應的面積、速度與功耗各不相同。具體的選用則應該從多個(gè)方面融合考慮。首先應該由系統的工作速率要求和流水線(xiàn)級數、深度推導出多種具體的流水線(xiàn)結構方案及其所需要的嚴格時(shí)序；然后從系統的功耗、面積、性能及由流水線(xiàn)相關(guān)和轉移問(wèn)題引起的設計復雜度等方面考慮出發(fā)，判斷各方案的優(yōu)劣；最后折衷選擇符合的最優(yōu)方案。

　　4.5 低功耗技術(shù)

　　隨著(zhù)半導體工業(yè)的迅猛發(fā)展，集成電路進(jìn)入深亞微米階段，微處理器的時(shí)鐘頻率和芯片集成度不斷提高，功耗已在很多設計領(lǐng)域成為了首要關(guān)注的問(wèn)題，這點(diǎn)最為突出的即是高性能微處理器和便攜電子設備產(chǎn)品[7]。

　　在根據系統功能說(shuō)明進(jìn)行軟硬件協(xié)同設計、確定指令體系結構時(shí)，不同的設計出發(fā)點(diǎn)所導致的設計功耗結果差別會(huì )很大。因此整個(gè)體系架構的確定無(wú)疑是低功耗問(wèn)題應該考慮的首要問(wèn)題，主要體現以下幾個(gè)方面[5]：1）盡可能根據功能需求優(yōu)化指令集，簡(jiǎn)化系統的譯碼單元和執行單元；2）通過(guò)開(kāi)發(fā)硬件的并行性以及功能單元的流水執行來(lái)實(shí)現低功耗的結構；3）合理設置確定存儲器、寄存器的容量，減少所需的總線(xiàn)數目；4）系統硬件的各個(gè)子模塊劃分以及軟件上設置不同的工作狀態(tài)對功耗的優(yōu)化非常重要。

　　5．結束語(yǔ)

　　在微控制器應用領(lǐng)域日益廣泛的今天，對微控制器提出了更高要求，希望速度更快、功耗更低、價(jià)格低廉、易學(xué)易用以及組成系統時(shí)的外圍器件更少。因此，對目前應用數量最廣的8位微控制器的產(chǎn)品開(kāi)發(fā)和設計研究顯得尤為重要。又體系結構設計是整個(gè)設計關(guān)鍵之關(guān)鍵，其后的所有工作，都是依賴(lài)于所設計的體系結構來(lái)進(jìn)行的。本文就此對8位RISC體系架構中采用的關(guān)鍵技術(shù)所應該考慮的問(wèn)題進(jìn)行了分析和探討，具有一定的研究?jì)r(jià)值和意義。

　　參考文獻：

　　[1]張治.8位RISC微控制器超大規模集成電路的分析與設計[D].電子科技大學(xué).2003.5 
;

　　[2]陳瑞森，郭東輝.基于CISC/RISC混合架構的嵌入式MCU設計[J].計算機應用研究2006,(8):194-196

　　[3]李俠,沈泊,吉隆偉,章倩苓.一種高效率8 位嵌入式微控制器的VLSI 實(shí)現[J].微電子學(xué).2001,31（6）

　　[4]李逍,潘松,徐旭.新型RISC 流水線(xiàn)架構的8位微控制器[J].電子產(chǎn)品世界 2003.9/上半月：48-50

　　[5]韋健.低功耗邏輯電路設計及在RISC設計中的研究[D].浙江學(xué).2001.5.

　　[6]孫海平，高明.8 位RISC微處理器核的參數化設計[J].微電子學(xué)與計算機.2002（1）

　　[7]陸希玉，唐昆，崔慧娟.基于嵌入式系統的低功耗設計[J].微計算機信息.2005,21-7，4-6。