利用MEMS技術(shù)制作MMIC的三維電容電感和濾波器

　　隨著(zhù)信息時(shí)代的發(fā)展，對于無(wú)線(xiàn)通信設備中的一些外接的分立元件的微型化、低功耗及可攜帶性提出了更高的要求?，F在通常采用單片微波集成電路（MMIC）技術(shù)來(lái)制作微波電路器件。

　　傳統的MMIC技術(shù)制作電路的特點(diǎn)是：用半絕緣材料（GaAs）作絕緣襯底；將襯底的背面金屬化，且作為地。

　　但是MMIC技術(shù)也存在其不可避免的缺點(diǎn)：由于GaAs的成本較高，使得采用MMIC技術(shù)制作的微波器件的成本也比較高；當頻率大于12GHz后，器件必須用通孔才能做到與地充分接觸，而且毫米波通過(guò)通孔使電路性能變差；還有采用MMIC技術(shù)制作的無(wú)源器件的面積占到了整個(gè)器件的絕大部分；最后采用MMIC技術(shù)制作的無(wú)源器件的Q值也比較低。 為了克服MMIC技術(shù)的缺點(diǎn)，人們開(kāi)始對微電子機械系統（MEMS）技術(shù)的研究產(chǎn)生了極大的興趣，MEMS是一項有廣泛應用前景的新興應用基礎技術(shù)。利用MEMS技術(shù)可以使無(wú)線(xiàn)通信設備中的外接分立元件達到微型化，低功耗及可攜帶性的要求。MEMS采用深刻蝕技術(shù)，實(shí)現宏觀(guān)機械上的三維結構，使以前的無(wú)源器件的小型化成為可能，同時(shí)將版圖面積大幅度下降，另外更加容易集成；犧牲層技術(shù)MEMS的一項十分重要的技術(shù)，它是制作可動(dòng)、可調器件的關(guān)鍵；MEMS的器件主要是以Si作為加工材料，這就使它相對傳統的利用MMIC技術(shù)制作的器件的成本大幅度下降，而且由于有微電子技術(shù)的支持，使得MEMS的集成化成為可能。MEMS的這些特點(diǎn)也就決定了它向微小型化、多樣性和微電子技術(shù)方向不斷發(fā)展。 根據MEMS和MMIC技術(shù)特點(diǎn)，希望能夠制成一種結合兩種技術(shù)優(yōu)點(diǎn)的器件或電路。由于微波器件和電路對頻率的要求比較高，故在其使用之前必須進(jìn)行頻率的匹配工作，而且器件和電路的個(gè)體差異較大，所以匹配工作比較煩瑣且無(wú)統一的規律可循。傳統的濾波器版圖面積比較大，而且頻率較低，故準備設計并制作一個(gè)利用MEMS技術(shù)制作的濾波器，采用三維電容和高Q值電感器件，從而可以比較精確和方便的調整電路的固有頻率，并且比較有效的縮小版圖面積，體現其高集成的特性。

　　一、濾波器的設計與計算 濾波器作為微波通訊中不可缺少的重要器件之一，一直都是人們努力優(yōu)化設計的對象?？紤]到本次設計的濾波器將主要應用于無(wú)線(xiàn)通訊設備中，將它的低通截止頻率設計在2GHz附近，輸入和輸出的阻抗為50毆姆。下面主要分析切比雪夫濾波器和巴特沃茲濾波器設計過(guò)程。 ●　切比雪夫濾波器的拓撲圖如圖1所示，利用MATLAB編程計算得到其參數值為Rs=50(毆姆), Rl=50(毆姆), C1=2.1(pF), C2=1.3(pF) ,L1=4.4118(nH), L2=7.0441(nH)，并用PSPICE進(jìn)行模擬，模擬結果如圖2所示。 ●　巴特沃茲濾波器的拓撲圖如圖3所示，利用MATLAB編程計算得到其參數值為Rs=50(毆姆)，Rl=50(毆姆)，C1=1.6(pF) ,C2=1.6(pF)，L1=7.9577(nH)，并用PSPICE進(jìn)行模擬，模擬結果如圖4所示。 巴特沃茲濾波器雖然通帶比較平穩，但是截止頻率處衰減較大，所以考慮通過(guò)提高截止頻率實(shí)現在2GHz處的低衰減特性。再通過(guò)PSPICE進(jìn)行模擬，可以得到在截止頻率為4GHz時(shí)，f=2GHz處的衰減較小，如圖5所示，故采用該截止頻率得到的設計參數為Rs=50毆姆，Rl=50毆姆，C1=0.8pF，C2=0.8pF，L1=4.0nH。與切比雪夫濾波器比較，提高截止頻率后，巴特沃茲濾波器的優(yōu)點(diǎn)更為突出。所以本文將采用巴特沃茲濾波器進(jìn)行設計計算。

　　二、三維電容的設計與計算 由于電容的性能決定了整個(gè)電路性能的好壞，所以可調電容以及容值較易改變的電容已經(jīng)成為電容的發(fā)展趨勢。提出了在電容的兩個(gè)極板上外加靜電偏置電壓，使極板間的距離發(fā)生變化，從而達到改變容值的方法，并且可以將電容的兩個(gè)極板制成梳狀結構，增大它的容值及其改變量。由于集成電路中無(wú)源器件占的面積比較大，而且想改變它的大小又必須改版，很不方便。有資料提出一種堆疊式的電容，雖然它的面積下降很多，但是由于它采用多層工藝，技術(shù)難度較大 ，所以本文提出一種三維電容。 考慮到側面介質(zhì)厚度比水平面較薄，側面介質(zhì)厚度d3為 d3=k*d2 (0<1) 該三維電容的容值為： 其中參數的意義分別為： 　SiO2： SiO2的介電常數 　l1:　槽的寬度 　l2:　凸臺的寬度 　W:　槽的長(cháng)度 　d1:　槽深 　d2:　水平面上介質(zhì)厚度 　n: 　槽的個(gè)數 　a:　槽的側面與底面的夾角 　k:　槽的側面介質(zhì)厚度與底面介質(zhì)厚度的比 經(jīng)化簡(jiǎn)可得： 對于采用傳統的平面電容，其容值為C’=Esio2xWxNx(l1+l2)/d2 這樣就可以得到在相同面積下，三維電容的容值與傳統的平面電容的容值的比Y。 由濾波器的設計一節中，可知截止頻率f=4GHz時(shí)，計算得到電容值為0.8pF，選取介質(zhì)厚度為0.3um，SiO2的介電常數為3.8，k=0.8，陡直度為85o，選取槽的寬度為6um，凸臺的寬度為4um，槽深20um，槽的個(gè)數為4，橫向寬度35um，邊上的兩個(gè)臺面上引線(xiàn)電極長(cháng)度均為21um，其示意圖如圖6所示。從而得到三維電容面積為3200um2，而平面電容的版圖面積為7100um2，采用三維電容之后，面積只有平面電容的32％。

　　三、電感的設計與計算 本次設計的電感采用平面矩形螺旋電感，提出此電感的計算方法: Ls=0.02l*{ln2l/(a+b)+0.50049+(a+b)/3l} Lm=2l*{ln[l/d+(1+((l/d)*(l/d))1/2]-((1+(l/d)*(l/d))1/2+d/l} 其中Ls表示自感，Lm表示互感，單位均為uH，d表示線(xiàn)圈之間的中心距離，a和b分別表示導線(xiàn)的寬度和厚度。根據工藝條件，選取參數值為：d=10um，a=10um，b=2um，內部孔隙32umx32um，將模擬計算結果L=4nH代入MATLAB程序，計算結果為31段，約為8圈，版圖面積為0.053mm2。

　　四、相關(guān)技術(shù)的進(jìn)一步討論

　　1.二氧化硅層的保護 制作這種三維電容需要注意的問(wèn)題是當淀積第二層SiO2時(shí)，由于溫度過(guò)高，可能會(huì )將第一層的金屬破壞，故必須在蒸第一層金屬的時(shí)候，摻雜抗高溫的材料，例如Ti、Wu等。

　　2.深刻蝕的實(shí)現 由于這種三維電容槽的深寬比較大 ，所以不能采用傳統的反應離子刻蝕（RIE）方法。提出一種采用CCl2F2/O2的高深寬比硅槽的刻蝕技術(shù)。CCl2F2/O2的刻蝕機理為：在合適的壓力和ICP功率范圍內，CCl2F2離解出大量的Cl粒子和CFx粒子，在后者對Si表面的轟擊下，前者與濺射出的Si原子反應生成揮發(fā)性的SiCl4，產(chǎn)生刻蝕。O2的加入一方面形成鈍化層SixOyFz保護側壁，另一方面通過(guò)消耗CFx粒子減少其與Cl的再結合而達到加速的目的。本實(shí)驗中采用ICP技術(shù)實(shí)現深刻蝕。從圖7所示刻蝕效果圖中可以看出，其陡直度是可以滿(mǎn)足要求的。

　　3.電感的設計 有一種立式的電感結構，其設計中均將襯底除去，而這篇文獻中設計的電感線(xiàn)圈依然在硅襯底上。由于電感的Q值遠遠低于電容的Q值，故為了提高整個(gè)電路的性能，必須盡量提高電感的Q值。本次設計中采用了將電感線(xiàn)圈的背面襯底掏空和淀積聚酰亞胺的辦法，來(lái)達到這個(gè)目的。具體的結構如圖8所示。

　　五、結論 采用MEMS技術(shù)制作三維電容和電感的濾波器，較傳統的濾波器有了很大的改善。采用ICP可以刻蝕出具有高深寬比的深槽，從而實(shí)現三維電容，大大減小電容的版圖面積，提高了集成度。電感采用背面腐蝕技術(shù)，去掉硅襯底，減少了襯底損耗。這些工藝與IC工藝兼容，從而實(shí)現濾波器的單片集成。