Altera：通過(guò)不斷創(chuàng )新立于不敗之地

Altera公司亞太區高級市場(chǎng)經(jīng)理陳國裕

    Altera此次獲得《電子產(chǎn)品世界》“2007年影響中國的嵌入式系統新技術(shù)獎”的Quartus II 軟件，是開(kāi)發(fā)Altera PLD的軟件工具，可開(kāi)發(fā)FPGA, CPLD,和結構化ASIC。支持Altera 65nm的Stratix III系列器件，還支持低功耗、低成本和高性能的Cyclone III器件，并支持帶有收發(fā)器的低成本器件Arria GX FPGA。Quartus II工具的新特性主要包括：

SOPC Builder

　　SOPC Builder工具能夠迅速、輕松的構建并評估嵌入式系統。在建立一個(gè)系統時(shí)，最耗時(shí)的任務(wù)是根據系統要求集成大量的組件。SOPC Builder避免了手動(dòng)系統集成任務(wù)，能夠將精力集中在定制用戶(hù)邏輯設計上，從而突出系統優(yōu)勢。

PowerPlay功率分析和優(yōu)化技術(shù)

　　Quartus II軟件PowerPlay功耗分析和優(yōu)化技術(shù)提供對Stratix III可編程功耗技術(shù)的支持。利用可編程功耗技術(shù)，Quartus II軟件自動(dòng)對高性能通路進(jìn)行布線(xiàn)，然后將性能不關(guān)鍵的通路設置為低功耗。此外，Quartus II軟件自動(dòng)將沒(méi)有使用的邏輯進(jìn)行關(guān)斷，結果大大降低了總功耗。

增量式編譯

　　Quartus II軟件首次實(shí)現了FPGA業(yè)界的增量式編譯功能，支持自上而下和自下而上基于團隊的設計，縮短了設計迭代的編譯時(shí)間，同時(shí)保持性能不變，使Quartus II軟件成為高密度 FPGA 設計中效率最高的軟件。

TimeQuest時(shí)序分析儀應用于標準FPGA時(shí)序驗證

　　TimeQuest時(shí)序分析器提供完整的GUI環(huán)境，建立約束和時(shí)序報告，并提供ASIC功能特性，自然地支持Synopsys設計約束(SDC)格式，以及全腳本功能。TimeQuest時(shí)序分析器是 65nm 器件和未來(lái)工藝技術(shù)的默認時(shí)序分析器。從基本的時(shí)序分析要求到高級時(shí)序分析要求，與標準時(shí)序分析器相比，TimeQuest時(shí)序分析器都有明顯的優(yōu)勢。

　　值得一提的是，Altera是唯一一家既提供FPGA又提供結構化ASIC（Hardcopy）的公司,二者的引腳完全兼容，可相互替換，可以有效地幫助客戶(hù)規避ASIC開(kāi)發(fā)風(fēng)險、節省成本、加快產(chǎn)品開(kāi)發(fā)和上市時(shí)間。

　　Altera有專(zhuān)門(mén)的業(yè)務(wù)部門(mén)去了解不同行業(yè)客戶(hù)的需求，并針對每一個(gè)客戶(hù)的需求來(lái)制定不同的產(chǎn)品研發(fā)計劃，及時(shí)辨明適合市場(chǎng)需求的核心技術(shù)，并最終做出合理的解決方案。

　　Altera看重量產(chǎn)速度，注重產(chǎn)品靈活性，致力于提高設計、開(kāi)發(fā)的效率，希望幫助客戶(hù)降低風(fēng)險。Altera將不斷創(chuàng )新以力爭始終在市場(chǎng)競爭中取得優(yōu)勢地位。