<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 汽車(chē)電子 > 新品快遞 > Xilinx發(fā)布新版DSP開(kāi)發(fā)工具 可提升性能38%

Xilinx發(fā)布新版DSP開(kāi)發(fā)工具 可提升性能38%

——
作者: 時(shí)間:2007-09-10 來(lái)源:EEPW 收藏
公司宣布其開(kāi)發(fā)工具可將多速率設計的Fmax性能提升高達38%,同時(shí)還大大提高了易用性。Accel?綜合工具和System Generator for DSP工具9.2版的發(fā)布,使Xi? XtremeDSP? 解決方案的開(kāi)發(fā)工具組件提供了更高的性能水平,同時(shí)兩種工具間的集成也更為緊密,為同時(shí)使用MATLAB? 和 Simulink? 建模環(huán)境的開(kāi)發(fā)人員進(jìn)一步簡(jiǎn)化了FPGA設計流程。 

“新興市場(chǎng)中沒(méi)有傳統FPGA設計經(jīng)驗的設計團隊們正在快速采用DSP優(yōu)化的FPGA,如低成本Spartan?-3A DSP系列和Virtex?-5 平臺 FPGA?!?a class="contentlabel" href="http://dyxdggzs.com/news/listbylabel/label/賽靈思">賽靈思公司和信號處理解決方案營(yíng)銷(xiāo)總監Tom Feist說(shuō),“System Generator for DSP 和 AccelDSP工具使這些設計團隊們能夠為他們獨特的應用基于FPGA進(jìn)行實(shí)施的性能、成本和功耗優(yōu)點(diǎn)進(jìn)行快速評估,同時(shí)也使得他們可以使用算法和系統級設計人員所熟悉的工具和語(yǔ)言充分利用獨特的FPGA器件資源優(yōu)勢,快速開(kāi)發(fā)出最終的產(chǎn)品設計?!?nbsp;

對于無(wú)線(xiàn)和國防等典型多速率DSP設計開(kāi)發(fā)人員來(lái)說(shuō),使用System Generator for DSP 9.2版本,在不對現有設計進(jìn)行任何修改的情況下,能夠提升Fmax性能高達38%。新版工具采用了一種新的映射算法,其中采用了寄存器復制技術(shù),對于多速率設計中典型的大扇出網(wǎng)絡(luò )采用了基于負載遞歸劃分(recursive partitioning)的布局算法。這些增強的特性提高了易用性、提升了抽象層次,并大大改善了結果質(zhì)量。對于那些越來(lái)越多地選擇可編程邏輯作為硬件平臺卻不太熟悉FPGA的設計人員來(lái)說(shuō),這些優(yōu)勢正是他們所需要的。

“直到兩年前,我們的調查結果還顯示最高的MIPS數值始終是開(kāi)發(fā)團隊為DSP應用選擇芯片時(shí)設定的最高標準?!?nbsp;市場(chǎng)調研公司Forward Concepts總裁Will Strauss說(shuō),“但今天,隨著(zhù)芯片復雜度的提高和產(chǎn)品上市時(shí)間壓力的不斷加大,開(kāi)發(fā)工具成為影響芯片選擇的關(guān)鍵因素。在滿(mǎn)足設計人員需求方面,是毫無(wú)疑問(wèn)的領(lǐng)導廠(chǎng)商?!?

賽靈思DSP設計環(huán)境

XtremeDSP設計環(huán)境用于在賽靈思FPGA中實(shí)現利用MATLAB 和 Simulink軟件開(kāi)發(fā)的DSP設計,主要由System Generator for DSP 工具、AccelDSP 綜合工具以及豐富的DSP知識產(chǎn)權(IP)內核組成。與需要不同算法開(kāi)發(fā)和RTL編碼步驟的分立式設計流程不同,System Generator for DSP提供了一個(gè)綜合的建模和驗證環(huán)境,從在Simulink中完成最初的設計輸入直至最終的FPGA設計收斂,整個(gè)流程非常平滑,不需要學(xué)習或使用傳統的RTL設計方法。 AccelDSP綜合工具是一個(gè)基于MATLAB語(yǔ)言的高級工具,主要用于針對賽靈思FPGA的DSP模塊設計,可將浮點(diǎn)至定點(diǎn)轉換過(guò)程自動(dòng)化、生成可綜合的VHDL或Verilog代碼,并為驗證過(guò)程創(chuàng )建測試基準向量。設計人員可以從MATLAB算法生成定點(diǎn)Cordially,++模型或System Generator模塊。

價(jià)格和供貨情況

 System Generator for DSP工具和AccelDSP綜合工具單獨出售,單價(jià)分別為995美元和 4995美元,現在即可供貨。欲購買(mǎi)這兩種工具,客戶(hù)目前即可訪(fǎng)問(wèn)賽靈思網(wǎng)站,網(wǎng)址為www.xi.com/cn/onlinestore/index.htm。
linux操作系統文章專(zhuān)題:linux操作系統詳解(linux不再難懂)


評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>