<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > EDA/PCB > 新品快遞 > Mentor Graphics新產(chǎn)品Q(chēng)uesta突破設計驗證障礙

Mentor Graphics新產(chǎn)品Q(chēng)uesta突破設計驗證障礙

作者: 時(shí)間:2005-05-17 來(lái)源: 收藏
Mentor 新產(chǎn)品Q(chēng)uesta突破設計驗證障礙
支持SystemVerilog、VHDL、PSL以及SystemC

Mentor 宣布將推出Questa驗證產(chǎn)品系列,這些新型驗證工具支持測試平臺自動(dòng)化 (testbench automation)、覆蓋率驅動(dòng)式驗證 (Coverage-Driven Verification,CDV)、以斷言為基礎的驗證 (Assertion-Based Verification,ABV) 和事務(wù)級建模 (Transaction-Level Modeling,TLM)。

新產(chǎn)品線(xiàn)目前包含兩套產(chǎn)品,分別是Questa SystemVerilog以及Questa Advanced Functional Verification (AFV),它們都采用最新的QuestaSim驗證技術(shù)。QuestaSim是第一個(gè)以標準為基礎的單內核驗證引擎,內建硬件描述語(yǔ)言 (HDL) 仿真器、約束條件解算器 (constraint solver)、assertion引擎、功能涵蓋率分析和一組共同的使用者界面。

「所有調查都指出驗證仍是設計周期的主要瓶頸,業(yè)界顯然必須采用新驗證方法,才有可能突破這個(gè)瓶頸?!筂entor 副總裁暨設計驗證與測試部門(mén)總經(jīng)理Robert Hum表示,「隨著(zhù)Questa推出,設計人員將能使用最新的語(yǔ)言標準和方法,不但讓他們更快找出更多錯誤,還會(huì )提高驗證生產(chǎn)力?!?

新驗證方法需要標準
過(guò)去兩年里,數種新驗證語(yǔ)言已完成標準化,例如SystemVerilog、SystemC和PSL,這些驗證語(yǔ)言的出現使設計團隊得以改用CDV、ABV或TLM等新驗證方法,避免被專(zhuān)屬語(yǔ)言或解決方案綁住的風(fēng)險。

Sunburst Design總裁和Verilog及SystemVerilog產(chǎn)業(yè)專(zhuān)家Cliff Cummings表示:「我們認為SystemVerilog非常重要,它是系統級驗證的主要標準,使得許多驗證方法都能用于整個(gè)設計流程。我們相信Mentor的Questa解決方案將會(huì )擴大SystemVerilog在先進(jìn)驗證方面的應用?!?

Questa SystemVerilog帶領(lǐng)Verilog設計人員邁向未來(lái)
Questa SystemVerilog把IEEE P1800 SystemVerilog新標準的多個(gè)重要部份整合至一套單核心驗證解決方案,這包括設計建構元素 (design constructs)、測試平臺建構元素 (testbench constructs)、assertions以及直接編程界面 (Direct Programming Interface),Verilog使用者現能運用以標準為基礎的多種新驗證方法,確保未來(lái)的重復使用和設計的可移植性。這套整合式解決方案的效能和除錯能力都遠勝過(guò)使用者目前必須自行組合的多工具、多語(yǔ)言解決方案。

Questa AFV提供真正的混合語(yǔ)言驗證
Questa AFV是以混合語(yǔ)言流程 (mixed language flow) 為目標的單核心驗證解決方案,它同時(shí)支持SystemVerilog、VHDL、PSL和SystemC,使設計人員能夠選擇最合適的語(yǔ)言。除此之外,與SystemVerilog驗證能力的緊密連結,并將其用于受限隨機 (constrained-random) 測試平臺的產(chǎn)生以及功能覆蓋率的驗證也對VHDL使用者大有好處。

可擴展式驗證和其它Mentor Graphics技術(shù)
Questa是Mentor Graphics Scalable Verification解決方案產(chǎn)品線(xiàn)的最新產(chǎn)品,Questa AFV以及Questa SystemVerilog則是該系列首批推出的最新驗證解決方案。Questa產(chǎn)品可與現有的Mentor Graphics產(chǎn)品整合,為特定方法提供量身定制的解決方案,ModelSim®使用者可透過(guò)外掛選項輕松增加Questa功能。Seamless®、Advance™ MS、0-In®和VStation™產(chǎn)品線(xiàn)都兼容于新推出的Questa產(chǎn)品。


關(guān)鍵詞: Graphics

評論


相關(guān)推薦

作為英特爾下一代Tiger Lake-U平臺的一部分,Xe架構新核顯絕對是重大賣(mài)點(diǎn)。英特爾曾在上個(gè)月演示通過(guò)Tiger Lake核顯運行戰地5,在1080P分辨率和圖形預設為高的情況下游戲大體能保持以30FPS的速度運行。

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>