低電壓CMOS運算放大器輸入級的研究

軌至軌輸出的差分輸入放大電路

通常，集成運算放大器的差分輸入級的閾值電壓為1V，電源供給電壓為3V，所以輸入的共模電壓范圍就要小于2V，這么小的共模電壓范圍使得輸出范圍很小，限制了運算放大器的應用。這個(gè)問(wèn)題對低電壓模擬電路的影響更加突出。為了擴大運放的線(xiàn)性輸出范圍，很多研究者和模擬集成電路設計人員對此做了大量的研究，提出了一種全新的集成運算放大器的輸入級電路，使輸出范圍為接近于正電壓到負電壓 (Rail-to-Rail)。該電路將一對N溝道差分輸入絕緣柵場(chǎng)效應管和一對P溝道差分輸入絕緣柵場(chǎng)效應管并聯(lián)做為集成運放的差動(dòng)輸入，圖1為該輸入級的電路示意圖。從圖中可以得到，當共模輸入VCM接近于電源負電壓時(shí)，只有P溝道場(chǎng)效應管導通；當共模輸入VCM接近于正電源電壓時(shí)，只有N溝道場(chǎng)效應管導通；而當共模輸入VCM在正電源電壓和負電源電壓之間時(shí)，兩對MOS場(chǎng)效應管同時(shí)導通。因此，只要VCM設置在正負電源電壓之內，至少有一對MOS場(chǎng)效應管導通。所以輸入電路的操作范圍提高到接近于從正電源電壓到負電源電壓的整個(gè)范圍。

但是，差分放大電路的電壓放大倍數和輸出阻抗取決于該電路的互導gmT?？梢钥吹?，該電路的總互導是兩對差分運放各自的互導之和，即

gmT=gmN+gmP=√2KNIN+√2KPIP (1)

其中，KN為NMOS差分輸入的工藝參數、KP為PMOS差分輸入的工藝參數。

由于gmT在整個(gè)差分輸入操作范圍內不相同，所以不可能得到相同的輸出電壓和輸出阻抗。式1給出了差分輸入的互導與兩對MOS管的電流之間的關(guān)系。其中，如果KN和KP為常數，則gmT決定于IN和IP的平方根之和。如果能設計出兩對MOS差分晶體管漏極電流的平方根之和為常數的恒流源電路，就可以得到恒定的輸入差分電路的互導值，以實(shí)現穩定的電壓放大倍數和高輸出阻抗值。

圖1

互導為恒定值的差分輸入電路

因為MOS場(chǎng)效應管的互導與漏極電流的平方根成正比，如假設N溝道場(chǎng)效應管和P溝道場(chǎng)效應管在其工藝參數上很合適，則KN＝KP＝K，所以式1可寫(xiě)為：

gmT＝√2k (√IN+√IP ) (2)

只要NMOS的差分電路電流IN和PMOS的差分電路電流IP的平方根之和為常數，則這個(gè)差分電路就實(shí)現了恒定互導gmT的寬輸出范圍、高輸出阻抗、高穩定度的運算放大器的差分電路。

圖2是為實(shí)現互導為常數所配置的直流偏置電路的運算放大器的差分輸入放大器，從圖中可以得到：

√ISN+√ISP=√IO+√IO (3)

ISN＋ISP＝4αIo (4)

(-1≤α≤1)

所以，供給差分輸入的恒流源ISP和ISN決定式3。這兩個(gè)電流值由差分電路M5和M6和鏡像電流源M1、M2、M3、M4控制。比例因子α決定于M5/M6的輸入電壓，即運算放大器的共模電壓。

圖2

該電路的主要缺點(diǎn)是，如果假設KN＝KP，則電子和空穴遷移率的比例必須要滿(mǎn)足一定的要求且為常數。只有這個(gè)條件成立，才能使NMOS晶體管和PMOS晶體管的(W/L)N/(W/L)P與遷移率μn和μp配合來(lái)滿(mǎn)足KN＝KP的假設條件。然而這個(gè)條件在集成電路生產(chǎn)過(guò)程中是不可能達到。第一，在不同的PMOS和NMOS工藝產(chǎn)生的電子、空穴的遷移率μn/μp大不相同；第二，即使在相同的MOS工藝中，遷移率也有30%的誤差。因此，需要設計不同的偏置電路，使差分輸入的互導為常數，而不依賴(lài)于KN等于KP這個(gè)條件。

互導為常數的差分輸入電路

利用負反饋，對圖2中電路進(jìn)行改進(jìn)的集成運放輸入電路如圖3所示。在這個(gè)電路中，KN不等于KP，P溝道差分輸入直流偏置電流Ip是動(dòng)態(tài)的，由P溝道場(chǎng)效應管Mp提供。由Mb、Mp和差分輸入構成的鏡像電流源由N溝道場(chǎng)效應管Mb控制，因為Mb的柵極電壓是固定電壓Vb，當Vin1和Vin2上升時(shí)，M3和M3a的源極電流增大，Mb的源極電流和漏極電流下降，這樣Ip也隨其下降。

圖3

結論

本文所提供的差分輸入的方法雖解決了低電壓CMOS運算放大器輸入級的互導為常數的問(wèn)題，但是該方法還存在共模抑制比問(wèn)題，還需要進(jìn)一步的研究和解決。