MIMO 系統的快速原型設計與驗證

然而這些系統的設計，卻必須在成本和功耗方面做出折衷，這對使用電池運行的手持設備具有重要影響。設計團隊需要面對的挑戰就是針對他們的特定應用尋求這些設計要求之間的最佳平衡。

此項技術(shù)的核心是多徑概念，即射頻 (RF) 信號在物理環(huán)境中的反射。雖然多徑問(wèn)題降低了現有的 802.11 設備的性能，但空間復用式正交頻分復用 (OFDM) MIMO——802.11n 標準中的一個(gè)關(guān)鍵要素——卻利用了這些反射來(lái)“調諧”發(fā)射器，最大程度地減小誤差，和提高總體性能。但在這些帶寬上，位于傳輸路徑中的物體對微波的散射、衍射和吸收是一個(gè)重要的考慮因素。設計 MIMO 系統時(shí)要求將這些影響盡可能精確地以信道模型的形式描繪出來(lái)。

有三種基本的信道模型來(lái)源：基于軟件的數學(xué)模型，一般來(lái)自標準委員會(huì )；基于硬件的 MIMO 信道模擬器，自行設計或由

MIMO 性能優(yōu)點(diǎn)

空間復用式 MIMO 技術(shù)的優(yōu)點(diǎn)是能夠通過(guò)天線(xiàn)的數量提高傳輸速度。目前已有 SISO 系統的數據速率由以下公式?jīng)Q定：

R = Es * Bw

其中 R 為數據速率（位/秒），Es 為頻譜效率（位/秒/赫茲），Bw 為通信帶寬 (Hz)。例如，對于 802.11a 標準，峰值數據速率由以下公式?jīng)Q定：

Bw = 20 MHz

Es = 2.7 bps/Hz
R = 54 Mbps

使用 MIMO 時(shí)，需要為該公式引入一個(gè)附加變量 “Ns”，它代表使用相同帶寬而通過(guò)不同空間路徑同時(shí)發(fā)射的獨立數據流的數量?，F在頻譜效率將按傳輸/流 Ess 來(lái)計算，于是 MIMO 系統的數據速率變?yōu)椋?/P>

R = Ess * Bw * Ns

我們把以前 802.11a 的例子和當前 802.11n 提案所能獲得的結果進(jìn)行一次比較，采用 20 MHz 帶寬和四個(gè)天線(xiàn)：

Bw = 20 MHz

Ess = 3.6 bps/Hz

Ns = 4

R = 288 Mbps

MIMO 技術(shù)的使用讓所體案的802.11n標準實(shí)現了 5.3 倍數據速率的提升。

MIMO 系統硬件復雜度

空間復用式 MIMO 系統的性能提升是以增加硬件復雜度為代價(jià)獲得的。采用多個(gè)天線(xiàn)的發(fā)射/接收系統不只在相應天線(xiàn)之間發(fā)射數據，而且還在相鄰天線(xiàn)之間發(fā)射數據。在圖 1 中您可以看到，數據是以“MIMO 信道矩陣”的形式接收的。

在空間域對信道矩陣進(jìn)行去耦，并恢復發(fā)射的數據過(guò)程中，需要使用到線(xiàn)性幾何技術(shù)如奇異值分解 (SVD) 或矩陣求逆等。對 802.11g 標準的后向兼容性要求使 802.11n 標準的天線(xiàn)數量限制為兩個(gè)或四個(gè)，從而使信道矩陣的尺寸限制為 2 x 2 或 4 x 4。

在硬件上開(kāi)發(fā)執行實(shí)際系統數據速率的 MIMO 系統原型需要使用基于 FPGA 的硬件平臺。賽靈思® Virtex™-4 系列 FPGA 通過(guò)提供多達 512 個(gè)可執行并行運算的硬件乘法器，對此類(lèi)應用提供了遠遠優(yōu)于 DSP 處理器的性能。但是在設計這種原型系統時(shí)，您將面對兩項較大挑戰：第一項挑戰是要使用硬件來(lái)設計象 SVD 或矩陣求逆那樣復雜的東西，第二項挑戰是調整實(shí)現，使之達到最優(yōu)性能。

FPGA 上實(shí)現矩陣運算

實(shí)施中選擇專(zhuān)用 SVD 或矩陣求逆算法將是數值穩定性和硬件效率之間的折衷。您需要開(kāi)發(fā)一個(gè)高級 MATLAB 模型來(lái)確定適合某個(gè)特定應用的最高效的算法。

對于 SVD 的情況，這可能涉及到在適應估計技術(shù)、矢量旋轉或其他因具有對稱(chēng)等特性的信道矩陣而產(chǎn)生的簡(jiǎn)化技術(shù)之間進(jìn)行選擇。

一旦最終確定算法，您將需要調整硬件性能，使之符合總體系統要求。在硬件上實(shí)現 MIMO 系統性能的最大化，要求在設計中將會(huì )對總體性能產(chǎn)生最大影響的關(guān)鍵地方采用部分并行乘法運算來(lái)實(shí)現。圖 2 中所示的給定旋轉算法，給出了通過(guò)并行乘法運算實(shí)現性能提升的一個(gè)良好范例。

通過(guò)使用 MATLAB 算法作為 FPGA 開(kāi)發(fā)的金色源碼和免除重新編寫(xiě)為其他語(yǔ)言或設計環(huán)境的工作，減少了開(kāi)發(fā)和驗證的循環(huán)次數。

給定旋轉通常用于解決對稱(chēng)特征值問(wèn)題，并且是 QRD 矩陣求逆的關(guān)鍵構造塊。
 
您可以使用乘法器或 CORDIC 近似法來(lái)實(shí)現該算法。賽靈思 AccelDSP™ Synthesis 綜合工具的設計探索功能被用于通過(guò)向架構中嵌入并行機制而無(wú)需重寫(xiě)代碼來(lái)提高性能。如表 1 所示，這種方法可以獲得比并行 CORDIC 實(shí)現高達 10 倍的性能提升?；诮o定旋轉的算法近來(lái)受到更大的關(guān)注，因為它們本身很適合并行實(shí)現。

對于大型系統來(lái)說(shuō)，因提高并行機制而增加的硬件不得超過(guò)目標 FPGA 的資源。您必須進(jìn)行評估的可能架構量可能會(huì )相當大。確定最優(yōu)硬件架構的過(guò)程非常適合高級算法綜合工具，如 AccelDSP。

一種基于 MATLAB 的 FPGA 設計流程

The MathWorks 公司的 MATLAB 為空間復用式 MIMO 系統的設計和實(shí)現提供了一個(gè)真正獨一無(wú)二的環(huán)境。對循環(huán)、復數、矢量和矩陣運算的內在語(yǔ)言支持，以及數學(xué)函數，為 MIMO 所需的線(xiàn)性幾何算法提供了一種高效的建模環(huán)境。

圖 3 演示了 AccelDSP Synthesis 綜合工具的優(yōu)點(diǎn)，

浮點(diǎn)到定點(diǎn)的自動(dòng)轉換功能，可以幫助解決由線(xiàn)性幾何函數如 SVD 等的迭代性質(zhì)而產(chǎn)生的復雜的量化問(wèn)題。一旦您確定了可接受的定點(diǎn)模型，您就可以通過(guò)算法綜合快速地探討性能和硬件之間的折衷，快速地增加專(zhuān)用硬件乘法器的數量以提高性能和充分利用 Virtex-4 架構的靈活性。

從 AccelDSP Synthesis 生成的 RTL 自動(dòng)針對金色源碼 (golden-source) MATLAB 進(jìn)行驗證，以確位真 (bit-true) 功能正確性。

結論

通過(guò)在信道矩陣 DSP 硬件開(kāi)發(fā)中采用基于 MATLAB 的設計流程，極大地簡(jiǎn)化了用于真實(shí)世界驗證的空間復用式 MIMO 系統的原型設計。通過(guò)使用 MATLAB 算法作為 FPGA 開(kāi)發(fā)的金色源碼和免除重新編寫(xiě)為其他語(yǔ)言或設計環(huán)境的工作，減少了開(kāi)發(fā)和驗證的循環(huán)次數。此外，MATLAB 的高級性質(zhì)還使得 AccelDSP Synthesis 綜合工具能夠快速探索適合一個(gè)算法的硬件替代方法，包括 DSP 塊、RAM 和流水線(xiàn)的使用。

AccelDSP Synthesis 綜合工具和 Lyrtech 原型設計環(huán)境均含有到 Xilinx System Generator for DSP 設計環(huán)境的接口，以提供一種自動(dòng)化的 MATLAB 到原型設計的設計流程。