嵌入式系統功耗的動(dòng)態(tài)管理

　　引言
　　低功耗是嵌入式處理器的一個(gè)重要特性，它對終端設備的成本及體積大小具有顯著(zhù)影響。在整個(gè)系統設計中，盡管處理器并不是功耗最多的部件，但是為了減少系統整體功耗，對處理器功耗的管理是很有必要的。
　　長(cháng)久以來(lái)，嵌入式系統的低功耗特性主要通過(guò)廣泛應用空閑和睡眠模式實(shí)現?，F在，嵌入式系統需要處理更加精密復雜的工作，而且還要維持較高的性能水平。在新型應用中，例如視頻和音頻的回放功能同樣需要相當長(cháng)的運行時(shí)間，這樣，運行時(shí)間與空閑時(shí)間的比例顯著(zhù)加大。而傳統的電源管理技術(shù)只是在空閑時(shí)間內減低功耗十分有效，在運行時(shí)間內卻無(wú)能為力。
　　此外，在效率方面，電源管理芯片廠(chǎng)商主要致力于電量傳送方面的管理。嵌入式處理器供應商規范了輸入/輸出電量需求，電源半導體廠(chǎng)商競相開(kāi)發(fā)可以高效率傳送電量的電源芯片?，F在電源管理芯片的效率已經(jīng)很高了，例如開(kāi)關(guān)調節器運行效率已經(jīng)可以達到95%。但是在現今市場(chǎng)中，電源芯片廠(chǎng)商必須一方面繼續提高電源芯片效率，另一方面還要使芯片價(jià)格具有競爭優(yōu)勢。展望當今移動(dòng)電話(huà)市場(chǎng)趨勢，可以證實(shí)傳統技術(shù)已不適合進(jìn)一步提高該產(chǎn)業(yè)高速發(fā)展的效率。
　　在使用壽命方面，盡管現在電池技術(shù)有了很大的發(fā)展，使得電池的壽命延長(cháng)，體積減小，但是新一代產(chǎn)品要求電源功率迅速增加，電池技術(shù)的發(fā)展并不能跟上新一代產(chǎn)品設計需求的步伐。這樣，在新產(chǎn)品設計中，傳統的電源管理技術(shù)也無(wú)法滿(mǎn)足終端用戶(hù)對電池壽命的要求。
　　工藝技術(shù)的發(fā)展為芯片電源功耗的減少起到一定的作用。如今，CMOS工藝晶體管的靜態(tài)功耗已微不足道。但是為了獲得高速度和高集成度特性，芯片的工藝尺寸就要成幾何級數減小，這樣會(huì )使芯片的靜態(tài)(漏)功耗有所增加。例如，采用0.13mm工藝時(shí)，芯片的靜態(tài)功耗大約占總功率的15~20％。當工藝技術(shù)提高到100nm以下時(shí)，靜態(tài)功耗將成指數倍數增加，并將成為處理器芯片功耗的主要部分。
　　根據工作負載的不同，處理器運行在不同的性能水平上是協(xié)調高性能與低功耗的一個(gè)有效方法。例如，MPEG播放器的性能要比MP3播放器高出一個(gè)等級，那么處理器可以用較低的工作頻率運行MP3播放器，同時(shí)又可以保證MP3高品質(zhì)精確回放的性能。在時(shí)鐘頻率較低時(shí)，如果處理器的工作電壓也隨之降低，系統的功耗就會(huì )減小，從而節省了電源能量。
　　動(dòng)態(tài)電壓比例(DVS)表明，CMOS工藝處理器的最大工作頻率正比于供電電壓?；趯RM926EJ-S處理器內核(0.18mm工藝)的測試，可得出其頻率與電壓的關(guān)系，如圖1所示。從圖中可以看出在90MHz處，曲線(xiàn)有轉折，在此之前電壓基本保持不變。
　　對于一個(gè)CMOS電路，有下面近似功率方程：
　　P = CVDD2fc+VDDIQ
其中：P：在供電電壓VDD下的功耗
CVDD2fC：動(dòng)態(tài)功耗(C為電容值，fC為頻率值)，VDDIQ：靜態(tài)功耗(IQ為漏電流)
　　很顯然，對于一個(gè)確定的負載(頻率)，芯片的動(dòng)態(tài)功耗正比于供電電壓的平方值。
　　在降低處理器的時(shí)鐘頻率時(shí)，如果供電電壓也能隨之降低，就可以使電源功耗成平方關(guān)系減小，從而增加系統的運行時(shí)間。因為在每個(gè)充電周期內，電池儲存的電量是有限的，所以這種電量保存技術(shù)是延長(cháng)電池使用周期行之有效的方法。圖2表明，當頻率與電壓從最大值回溯時(shí)，功耗相應降低。由于工作電壓降低到門(mén)限閥值電壓以下，芯片就不能工作。因此當電壓降到門(mén)限值時(shí)，無(wú)法通過(guò)降低工作頻率來(lái)減小功耗?？梢?jiàn)，頻率的調節是有范圍的，只有在這個(gè)范圍內時(shí)，電壓的調節才能夠影響電源的功耗(本例大約在90~170MHz)。
　　壓頻協(xié)調控制
　　圖3為采用動(dòng)態(tài)電壓比例控制技術(shù)(DVS)和傳統節能技術(shù)兩種方案時(shí)，系統的總功耗比較圖。顯而易見(jiàn)，動(dòng)態(tài)電壓控制技術(shù)的應用明顯降低了系統功耗。
　　處理器執行任務(wù)往往運行太快，實(shí)際上并不需要這么高的性能水平。例如，如果需要在1s間隔內播放完30幀的視頻數據，那么軟件在0.5s內完成30幀數據解碼就毫無(wú)必要，在1s時(shí)限之前完成任務(wù)就是無(wú)效地消耗能量，增加了功耗。
　　智能軟件的重要特點(diǎn)是在降低處理器的性能指標的同時(shí)，還要能夠滿(mǎn)足軟件的最低時(shí)限要求。因此，該軟件必須包括“性能－設定”算法，以確定最優(yōu)運行工作點(diǎn)，并采用如DVS技術(shù)來(lái)實(shí)現。
　　高級電壓控制的必要性
　　現有的DVS系統采用開(kāi)環(huán)控制技術(shù)。此時(shí)，CPU在特定的時(shí)鐘頻率和電壓下工作，考慮到溫度、電源供給、裝配等變化因素，因此必須留出一定的安全裕度。
　　嵌入式處理器要求在溫度大范圍變化和硅工藝變化時(shí)也能夠可靠工作。但是，處理器可靠運行的安全裕度的增加是以電源效率為代價(jià)的。當供電電壓為1.2V或者更低，安全裕度需要大大增加，以使它在溫度變化和硅晶片工藝變化時(shí)還能可靠運行。CMOS工藝芯片隨著(zhù)溫度的升高，工作速度變慢，即使在室溫的工作條件下，供電電壓的安全裕度也必須考慮溫度變化的影響。工藝變化包括沖模、晶片、晶塊及鑄造等變化，為了保證產(chǎn)品的高產(chǎn)出，工作保護頻帶要很寬，這對總功耗具有顯著(zhù)的影響。
　　如何構建能夠在各種條件下滿(mǎn)足系統性能要求的電壓/頻率工作表已有許多描述。首先建立壓/頻工作表，然后把壓/頻工作表固化至芯片內。在實(shí)際操作中，基于SoC的傳統軟件驅動(dòng)程序完成自身硬件接口的配置，并設定期望的電壓值。在時(shí)鐘頻率變化之前，軟件必須通過(guò)定時(shí)器或者其他方法確保電壓穩定。
　　自適應電壓調節(AVS)是一種閉環(huán)控制技術(shù)，它對DVS方案進(jìn)行了明顯的改進(jìn)。AVS技術(shù)通過(guò)對工藝和溫度的變化進(jìn)行內在補償來(lái)簡(jiǎn)化電壓調節，減少了對電壓/頻率表的依賴(lài)。這種技術(shù)的實(shí)現需要使用硬件性能監視器，它集成在嵌入式處理器上，接收來(lái)自性能設定算法不斷變化的性能指標給定。這些監視器能夠正確地監控工藝和溫度變化，并通過(guò)標準接口將信息傳遞給外部能量管理單元(EMU)。
　　ARM-美國國家半導體的能量管理方案
　　ARM公司的智能能量管理(IEM)方案的核心是智能能量管理軟件。在運行應用軟件時(shí)，IEM軟件連接到應用軟件底層的操作系統上，并使用來(lái)自操作系統內部結構的主要參數。IEM軟件用大量成熟算法評估不同類(lèi)型軟件的運行狀況，并對其性能水平進(jìn)行預測。然后使用評估堆棧，綜合分析各個(gè)軟件性能預測結果，確定全局性能預測值。
　　堆棧的操作如圖4所示。每個(gè)評估算法提供一個(gè)軟件性能預測值作為性能指標(Perf.)。綜合考慮各個(gè)預測值得出每個(gè)預測值當前加權系數：如果權數低就忽略(IGNORE)預測值，權數高就可以設定(SET)預測值。在堆棧中權數最大用SET_IFGT表示，這樣，對于系統內的特定軟件事件，可以從棧底至棧頂逐次評估出各項預測，從而推導出全局性能預測。
　　IEM軟件工作的硬件平臺稱(chēng)為智能能量控制器(IEC)。它是APB的外圍器件，易于集成在基于A(yíng)MBA規范的SoC設計中。通過(guò)使用精確的計數器和定時(shí)器，IEC可以測量出系統當前的工作性能水平并將其反饋至IEM軟件，以確保在降低處理器性能水平時(shí)，不超出軟件的工作時(shí)限。同時(shí)它也能夠卸載許多相關(guān)設備，從而減少處理器IEM的軟件負荷。
　　IEC部件也是硬件性能調節的核心部件。從軟件角度而言，當工作負載變化，新的性能指標輸入到IEC，此時(shí)性能預測值將被修正，這個(gè)性能指標是IEC從軟件里得到的。在工作負載變化的情況下，ARM公司的IEM軟件利用性能水平設置算法能夠使系統功耗最低。美國國家半導體公司的PowerWise技術(shù)則是在環(huán)境狀況和工藝發(fā)生變化時(shí)，通過(guò)調整運行參數確保處理器不會(huì )在最差情況下工作。
　　美國國家半導體公司用于自適應控制或動(dòng)態(tài)電壓調節的PowerWise技術(shù)核心—自適應電量控制器(APC)包含硬件性能監控器，能夠準確地監控處理器功耗，并且可以追蹤溫度和設備工藝變化。APC還能夠通過(guò)被稱(chēng)作PWI的兩線(xiàn)雙向總線(xiàn)與片外的EMU通信。
　　圖5是綜合采用ARM公司的IEM和IEC組件與美國國家半導體的APC和EMU組件完成的終端解決方案。由IEM軟件預測的全局性能指標通過(guò)IEC硬件層傳送到APC，APC在當前運行狀況下自動(dòng)地調節供電電壓，以滿(mǎn)足特定的性能需求。
　　在設計階段，IEC可配制成時(shí)鐘管理單元和APC部件之間的接口。其中，時(shí)鐘管理單元負責給處理器傳送所需的時(shí)鐘頻率，APC負責管理片外的EMU，使其能夠為處理器內核傳遞所需要的最低電壓。在此電壓下，即使工藝和溫度在最差條件下，處理器也能夠滿(mǎn)足性能要求。IEC部件協(xié)調管理時(shí)鐘頻率和電壓的變化，以保證長(cháng)時(shí)間有效的協(xié)調工作和不同性能指標的平穩過(guò)渡。平穩過(guò)渡過(guò)程還要在時(shí)鐘發(fā)生單元和外部EMU的限制下盡快完成。
　　能量節約最大化
　　ARM IEM能夠使嵌入式處理器功耗降低75%。PowerWise技術(shù)可以減少芯片的安全裕度，而且在室溫條件下與開(kāi)環(huán)電壓控制方案相比，AVS技術(shù)節省了約45%的能量。建模和芯片測試都表明，在手機和PDA產(chǎn)品中，結合使用IEM 和 PowerWise技術(shù)可以減少功耗30％，這為制造商延長(cháng)電池使用壽命，減少產(chǎn)品體積以及降低成本帶來(lái)了好處。
　　未來(lái)趨勢
   90nm和70nm工藝技術(shù)的應用為電源管理技術(shù)提供了新的機遇。隨著(zhù)動(dòng)態(tài)和靜態(tài)功耗部件的漏電流快速增加，先進(jìn)的性能調節技術(shù)變得更加有意義。比如有許多方案采用了動(dòng)態(tài)調節和自適應調節技術(shù)。由于硬件的獨立特性，IEM、IEC以及APC都可在電源管理技術(shù)中得到應用。由于IEM和PowerWise技術(shù)的應用，他們在一個(gè)SoC內控制其他設備的作用是可想而知的。例如他們可以監控存儲控制器和圖形加速器，使其達到相當的性能水平，并且也能夠控制功耗，使得系統能量可以大大節省。ARM公司和美國國家半導體公司正致力于IEM和PowerWise技術(shù)進(jìn)一步完善的工作?！?(趙棟利譯自IQ)