由超頻來(lái)看時(shí)鐘發(fā)生器對數字產(chǎn)品的重要性

2004年7月A版

數字產(chǎn)品為什么用到Clock?

　　自電子計算機發(fā)明以后，信息的數字化已成為一股不可阻擋的趨勢，也是二十世紀后人類(lèi)文明發(fā)展的一大跨越。日常生活中的每個(gè)角落，莫不被數字化的電子產(chǎn)品所占據。

　　數字化的意思，是指事物的狀態(tài)利用數字信號來(lái)描述與紀錄，而不是現實(shí)生活中所看到不斷連續變化的模擬模式。數字信號是由0與1兩種不同的電壓振幅狀態(tài)所表示的二進(jìn)制信息。數字信號在兩個(gè)組件間的傳送與接收途中，就只有以低電壓所表示的0，或是以高電壓所表示的1兩種狀態(tài)，數字設備要維持正常的運作，傳送端與接收端必須同時(shí)發(fā)送及讀取數據，才能確保數據的正確性，不然當傳送端已經(jīng)傳送下一個(gè)數據狀態(tài)，接收端才開(kāi)始接收上一數據，結果可就大大不同了。因此不論是組件與組件之間、處理器CPU內部、或是兩部連接的設備間，都需要一種協(xié)調兩端同時(shí)運作的機制，使數字信號能正常的被處理。

　　但要以多久的時(shí)間間隔來(lái)抓取或送出數據，是由系統運作的時(shí)鐘來(lái)決定的。數字產(chǎn)品中一定會(huì )有一個(gè)稱(chēng)為時(shí)鐘發(fā)生器(clock generator)的電子組件，這個(gè)組件會(huì )不斷產(chǎn)生穩定間隔的電壓脈沖，產(chǎn)品中所有的組件將隨著(zhù)這個(gè)時(shí)鐘來(lái)同步進(jìn)行運算動(dòng)作。簡(jiǎn)單的說(shuō)，數字產(chǎn)品必須要有時(shí)鐘的控制，才能精確地處理數字信號，就好比動(dòng)物的心跳一樣。若時(shí)鐘不穩定，輕則造成數字信號傳送上的失誤，重則導致數字設備無(wú)法正常運作。

Clock的演進(jìn)

　　早期PC-XT的時(shí)代，一臺計算機內部的系統頻率基本上是由石英震蕩晶體(crystal oscillator)所產(chǎn)生。為什么使用石英呢？因為石英這種礦物，對其加壓就會(huì )開(kāi)始進(jìn)行膨脹和收縮，且震蕩頻率的穩定度極高，例如石英表、電子表中也是利用石英晶體來(lái)做計時(shí)的基準頻率。石英在通電后膨脹和收縮的時(shí)候，會(huì )產(chǎn)生接近正弦波的電子信號，主機板電路再將正弦波轉換形成數字的0與1脈沖，即成為電路中的時(shí)鐘信號。

　　因為石英的震蕩頻率范圍固定，無(wú)法獲得多樣化的頻率應用，并且當電路內需要多種時(shí)鐘頻率時(shí)，使用多顆石英震蕩晶體也有些不切實(shí)際。業(yè)界開(kāi)始利用鎖相環(huán)(PLL, Phase Lock Loop)的特性，開(kāi)發(fā)出IC化的時(shí)鐘發(fā)生器。只要提供PLL一個(gè)基準頻率，搭配不同比例的除頻電路，即可依電路中的需求，彈性的產(chǎn)生多樣化的時(shí)鐘。數字產(chǎn)品的研發(fā)工程師，便可自由的產(chǎn)生電路中的各種頻率，不再受限于石英震蕩晶體的固定頻率規格。

　　時(shí)鐘發(fā)生器中的除頻電路若再加上EEPROM這類(lèi)半永久性的內存，只要變更緩存器中的數值就可以設定輸出時(shí)鐘，可以簡(jiǎn)化時(shí)鐘電路的復雜度。時(shí)鐘發(fā)生器可在出場(chǎng)時(shí)，就預先設定好各項除頻的參數，直接裝配至電路中，免除多余的外圍線(xiàn)路以大幅降低產(chǎn)品的成本；或是在時(shí)鐘發(fā)生器中內建I2C之類(lèi)的通訊總線(xiàn)，使數字產(chǎn)品能直接控制內部的時(shí)鐘發(fā)生器，隨時(shí)調整系統的運作時(shí)鐘。這種功能使得PC能依CPU的不同外頻，透過(guò)BIOS隨時(shí)變更系統時(shí)鐘，也讓使用者在超頻時(shí)，由過(guò)往必須拿焊槍更換石英震蕩晶體，變成只要敲敲鍵盤(pán)即可。

PC超頻與Clock的關(guān)聯(lián)

　　到底什么叫做超頻呢？既然所有的數字設備都依靠時(shí)鐘來(lái)運作，若暫不考慮電子組件的耐用極限，將產(chǎn)品運作時(shí)鐘稍微調升，也就是使同一時(shí)間內電路動(dòng)作的次數增加，理論上就能夠提高產(chǎn)品的效能。一般而言，電子組件實(shí)際可承受的運作條件，都會(huì )比廠(chǎng)商出廠(chǎng)時(shí)的標示來(lái)的寬松一些，以獲得產(chǎn)品的可靠性與穩定度，所以運氣夠好的話(huà)，使用較高的時(shí)鐘運作，將可以最低的成本獲得較高的執行效能。

　　PC的主機板中，若以時(shí)鐘電路為中心點(diǎn)來(lái)看，將微處理器CPU、北橋、南橋與AGP及PCI一同視為外圍組件，則時(shí)鐘電路必須提供這些組件統一的運作時(shí)鐘，以確保組件間能正確的傳送數據。通常這些組件各有其規定的運作頻率規格，像是PCI與AGP接口的時(shí)鐘分別為33MHz與66MHz；內存PC133就是133MHz，PC266則是266MHz等，以此類(lèi)推；CPU方面的外頻也不斷的提升到目前800MHz的程度。主機板上的時(shí)鐘電路為了同步這些不同頻率的組件，會(huì )以一個(gè)主要的時(shí)鐘，例如CPU的外頻為基準，以固定除頻的方式得到其它組件的各種時(shí)鐘頻率，若是133外頻的CPU搭配PC133的內存加上AGP與PCI，其時(shí)鐘除頻的比例就是1:1:2:4。

　　早期固定除頻比例的時(shí)鐘發(fā)生器在超頻時(shí)，只要調高CPU的外頻，外圍設備的時(shí)鐘也會(huì )因除頻而等比例的提高，容易造成系統周邊裝置的不穩定。因為各組件對運作條件的忍受度不同，超頻時(shí)當機的原因不見(jiàn)得一定是CPU掛點(diǎn)，很有可能是顯示卡的AGP接口超過(guò)工作頻率66MHz，太多停止運作使畫(huà)面無(wú)法呈現，或是內存的存取時(shí)間太長(cháng)跟不上CPU的讀取速度。目前新一代的PC時(shí)鐘發(fā)生器，使用可程序化的PLL頻率微調電路，使各外圍的運作時(shí)鐘能獨立控制，讓容忍度較差的外圍維持較低的運作頻率，這樣就能提高超頻成功的機率，并讓超頻后的系統仍能維持運作的穩定。

各種時(shí)鐘的應用

　　數字產(chǎn)品的運作速度越來(lái)越快，工程師也遇到愈來(lái)愈大的挑戰。對于高速數字電路的設計重點(diǎn)，在于定時(shí)(Timing)與電磁干擾(EMI, Electro-Magnetic Interference)的控制。在正時(shí)方面，由于數字電路依據時(shí)鐘信號來(lái)做信號間的同步工作，因此時(shí)鐘本身的準確度與各信號間的時(shí)間差都需密切配合才能正確運作。在信號品質(zhì)方面，電路隨著(zhù)工作頻率變高，目前CPU的速度達3GHz以上，已進(jìn)入微波的頻譜范圍內，電路板布線(xiàn)與組件的接腳，都會(huì )變成小型的天線(xiàn)，散發(fā)出高頻的電磁波，若電磁波過(guò)強，將會(huì )影響電路的穩定度，或是干擾到其它的電器用品。

　　時(shí)鐘電路演化至今，為了解決上述高速數字電路遇到的困擾，亦借重PLL鎖相環(huán)對時(shí)鐘控制的功能，開(kāi)發(fā)出零延遲緩沖組件(ZDB, Zero Delay Buffer)與擴頻(SS, Spread Spectrum)這兩種特殊的時(shí)鐘組件。ZDB除了傳統緩沖器強化與分配時(shí)鐘信號的功能之外，并利用PLL來(lái)鎖定輸入與輸出頻率相位，使輸出端的時(shí)鐘相位與輸入端保持一致，不會(huì )發(fā)生傳統緩沖器的延遲現象。甚至電路工程師可在PLL的反饋端加上延遲電路，使ZDB的輸出相位反而較輸入端來(lái)的提前，以抵銷(xiāo)因電路板布線(xiàn)過(guò)長(cháng)，各組件間產(chǎn)生的時(shí)鐘時(shí)間差。

　　系統的高頻工作時(shí)鐘會(huì )產(chǎn)生電磁波的干擾，隨著(zhù)FCC等法規對EMI的嚴格規定，工程師必須設法利用遮蔽、濾波或是調整電路布線(xiàn)等各種方式來(lái)降低EMI，不過(guò)這些方式都會(huì )大幅度的增加制作成本，與延長(cháng)產(chǎn)品上市的時(shí)間。擴頻(SS)技術(shù)，將系統時(shí)鐘緩慢小幅度的調變，使工作頻率在一定的范圍內不斷的變動(dòng)，讓EMI輻射能量平均分配到一小段頻譜中，不至于形成單一頻率的輻射高峰值，因此擴頻技術(shù)將可以降低EMI噪聲。

　　除了ZDB與SS這兩種時(shí)鐘芯片的應用外，時(shí)鐘芯片的技術(shù)配合數字產(chǎn)品移動(dòng)化的趨勢，為了達到省電與延長(cháng)使用時(shí)間的目的，掌上型裝置的時(shí)鐘組件亦需具備低耗電的特性，因此時(shí)鐘發(fā)生器的輸出電壓也就朝向低輸出電壓技術(shù)發(fā)展。掌上型裝置的時(shí)鐘發(fā)生器，也必需為數字相機、DV、MP3等產(chǎn)品中的感測組件，提供精準的參考信號作為取樣時(shí)鐘，使擷取到的影像與聲音，不至于因時(shí)鐘的抖動(dòng)或錯誤，降低了真實(shí)性。

　　時(shí)鐘發(fā)生器的技術(shù)亦朝向高頻化發(fā)展，以滿(mǎn)足PC市場(chǎng)的需求，采用非揮發(fā)型硅氧化氮氧化硅(SONOS, silicon oxide nitride oxide silicon)技術(shù)，可制作出高效能的200MHz時(shí)鐘組件，并可透過(guò)桌上型平臺的編譯程序直接進(jìn)行編程。透過(guò)此編譯工具的協(xié)助，系統設計人員甚至不需熟悉PLL技術(shù)，即可完成輸入與輸出時(shí)鐘的設定，縮短產(chǎn)品上市前的設計時(shí)間?！?BR>