騰華半導體旗下分公司SLE推出高速I(mǎi)nterlaken互連協(xié)議IP內核

　　騰華半導體公司的高端半導體設計服務(wù)分公司 Silicon Logic Engineering Inc. （SLE）宣布，已開(kāi)發(fā)出用于 ASIC 或 FPGA 設計、可發(fā)放許可的 Interlaken 協(xié)議 IP 內核。  

　　SLE 的 Interlaken IP 內核具有可升級性，其早期版本可通過(guò)接口提供 10Gbps 至 60+Gbps 的帶寬。將來(lái)的版本將提供 120Gbps 以上的帶寬。憑借可升級性，Interlaken非常適合于未來(lái)的多代網(wǎng)絡(luò )交換機、路由器及存儲設備。通過(guò)將 SERDES 速度（3.125Gbps 至 6.375Gbps）與不同數量（1 至 24）的 SERDES 波道結合，即可實(shí)現可升級性。

　　SLE 的 Interlaken IP 內核經(jīng)專(zhuān)門(mén)設計及測試，可與多種 ASIC 及 FPGA 技術(shù)輕松融合，可與大多數領(lǐng)先技術(shù)供應商提供的現成 SERDES 一同使用。使用供應商特定且技術(shù)成熟的 SERDES，能讓 SLE 客戶(hù)將 Interlaken IP 內核快速融入客戶(hù)選擇的技術(shù)中。

　　開(kāi)放式 Interlaken 規范由 Cort  
ina Systems 及 思科系統共同編寫(xiě)，以提供比先前協(xié)議更具擴展性的芯片至芯片接口協(xié)議。Interlaken 綜合通用 SPI4.2 及 XAUI 接口的優(yōu)點(diǎn)，既具有 SPI4.2 的信道化及每個(gè)信道流量控制功能，還通過(guò)使用高速 SERDES 技術(shù)減少芯片 I/O 管腳的數量（類(lèi)似于 XAUI）。